半导体器件结构及其制作方法技术

本发明专利技术提供一种半导体器件结构及其制作方法，半导体器件结构包括：衬底；半导体沟道，悬空于所述衬底之上；第一半导体层，包围于所述半导体沟道；第二半导体层，包围于所述第一半导体层；栅介质层，包围于所述第二半导体层；以及栅电极层，包围于所述栅介质层；其中，所述第一半导体层的禁带宽度小于所述半导体沟道的禁带宽度。本发明专利技术同时包含二维空穴气的量子阱及二位电子气的量子阱，可以大大提高空穴及电子的迁移率，提高N型场效应晶体管及P型场效应晶体管的电流承载能力，降低电阻及功耗。

【技术实现步骤摘要】
半导体器件结构及其制作方法
本专利技术属于集成电路设计制造，特别是涉及一种三维堆叠的量子阱互补型半导体器件结构及其制作方法。
技术介绍
鳍式场效应晶体管(FinField-EffectTransistor，FinFET)是一种新的互补式金氧半导体晶体管。FinFET的形状与鱼鳍相，这种设计可以改善电路控制并减少漏电流，缩短晶体管的闸长。FinFET是源自于传统标准的晶体管—场效应晶体管(Field-EffectTransistor；FET)的一项创新设计。在传统晶体管结构中，栅极只能控制电流在沟道区的一个表面的接通与断开，属于平面的架构。在FinFET的架构中，栅极被设计呈鱼鳍状的3D架构，可于鱼鳍状的栅极的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的沟道长度。在2011年初，英特尔公司推出了商业化的FinFET，使用在其22纳米节点的工艺上，为未来的移动处理器等提供更快，更省电的处理器。从2012年起，FinFET已经开始向20纳米节点和14纳米节点推进。2015年三星率先将FinFET技术用于10nm制程，2016年本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，其特征在于，包括：衬底；半导体沟道，悬空于所述衬底之上；第一半导体层，包围于所述半导体沟道；第二半导体层，包围于所述第一半导体层；栅介质层，包围于所述第二半导体层；以及栅电极层，包围于所述栅介质层；其中，所述第一半导体层的禁带宽度小于所述半导体沟道的禁带宽度。

【技术特征摘要】
1.一种半导体器件结构，其特征在于，包括：衬底；半导体沟道，悬空于所述衬底之上；第一半导体层，包围于所述半导体沟道；第二半导体层，包围于所述第一半导体层；栅介质层，包围于所述第二半导体层；以及栅电极层，包围于所述栅介质层；其中，所述第一半导体层的禁带宽度小于所述半导体沟道的禁带宽度。2.根据权利要求1所述的半导体器件结构，其特征在于：所述第一半导体层包含量子阱层，所述量子阱层内形成二维空穴气。3.根据权利要求2所述的半导体器件结构，其特征在于：所述半导体沟道的材质包含硅，所述第一半导体层的材质包含锗。4.根据权利要求3所述的半导体器件结构，其特征在于：所述第一半导体层的材质包括具有压缩应变的锗及锗硅中的一种，其中，所述锗硅中的锗原子含量不低于50％。5.根据权利要求1所述的半导体器件结构，其特征在于：所述第二半导体层的禁带宽度大于所述第一半导体层的禁带宽度，且所述第二半导体层的禁带宽度小于所述半导体沟道的禁带宽度。6.根据权利要求5所述的半导体器件结构，其特征在于：所述第二半导体层包含量子阱层，所述量子阱层内形成二维电子气。7.根据权利要求6所述的半导体器件结构，其特征在于：所述第一半导体层的材质包含锗，所述第二半导体层的材质包含硅。8.根据权利要求7所述的半导体器件结构，其特征在于：所述第一半导体层的材质包括具有压缩应变的锗及锗硅中的一种，其中，所述锗硅中的锗原子含量不低于50％，所述第二半导体层的材质包括具有拉伸应变的硅。9.根据权利要求1所述的半导体器件结构，其特征在于：所述半导体沟道经过圆角化处理而具有圆角矩形的截面形状。10.根据权利要求1～9任意一项所述的半导体器件结构，其特征在于：包括至少两个所述半导体沟道，其中，基于第一半导体沟道形成P型场效应晶体管，基于第二半导体沟道形成N型场效应晶体管，所述N型场效应晶体管的栅电极层与所述P型场效应晶体管的栅电极由一共用电极连接，以形成倒相器。11.根据权利要求10所述的半导体器件结构，其特征在于：包括至少两个自所述衬底向上堆叠的N型场效应晶体管以及至少两个自所述衬底向上堆叠的P型场效应晶体管，且相邻两N型场效应晶体管之间及相邻两P型场效应晶体管之间均具有间距。12.根据权利要求10所述的半导体器件结构，其特征在于：所述N型场效应晶体管的栅电极层的材质包括TiN、TaN、TiAl及Ti中的一种，所述P型场效应晶体管的栅电极层的材质包括TiN、TaN、TiAl及Ti中的一种，所述共用电极的材质包括Al、W及Cu中的一种。13.一种半导体器件结构的制作方法，其特征在于，包括步骤：1)提供一衬底，于所述衬底上形成悬空于所述衬底之上的半导体沟道；2)形成包围于所述半导体沟道的第一半导体层，其中，所述第一半导体层的禁带宽度小于所述半导体沟道的禁带宽度；3)形成包围于所述第一半导体层的第二半导体层；4)形成包围于所述第二半导体层的栅介质层；以及5)形成包围于所述栅介质层的栅电极层。14.根据权利要求13所述的半导体器件结构的制作方法，其特征在于：所述第一半导体层包含量子阱层，所述量子阱层内形成二维空穴气。15.根据权利要求13所述的半导体器件结构的制作方法，其特征在于：所述半导体沟道的材质包含硅，所述第一半导体层的材质包含锗。16.根据权利要求15所述的半导体器件结构的制作方法，其特征在于：所述第一半导体层的材质包括具有压缩应变的锗及锗硅中的一种，其中，所述锗硅中的锗原子含量不低于50％。17.根据权利要求13所述的半导体器件结构的制作方法，其特征在于：所述第二半导体层的禁带宽度大于所述第一半导体层的禁带宽度，且所述第二半导体层的禁带宽度小于所述半导体沟道的禁带宽度。18.根据权利要求13所述的半导体器件结构的制作方法，其特征在于：所述第二半导体层包含量子阱层，所述量子阱层内形成二维电子气。19.根据权利要求13所述的半导体器件结构的制作方法，其特征在于：所述第一半导体层的材质包含锗，所述第二半导体层的...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东,37