半导体装置的制作方法制造方法及图纸

本发明专利技术公开一种半导体装置的制作方法，其包括下列步骤：提供半导体基板，其上设置有鳍状结构；在鳍状结构内形成凹槽，致使半导体基板部分暴露出于凹槽的底面；在凹槽的侧面以及底面顺向性地形成掺质来源层；移除位于凹槽底面的掺质来源层，致使半导体基板部分暴露出该凹槽底面；以及对掺质来源层施行热处理制作工艺，以于鳍状结构内形成侧面掺杂区。

【技术实现步骤摘要】
半导体装置的制作方法
本专利技术涉及一种半导体装置的制作方法，特别是涉及一种具有多栅极场效晶体管结构的半导体装置的制作方法。
技术介绍
目前，是以金属氧化物半导体场效晶体管元件(MOSFET)作为建构超大型集成电路的主要元件。在过去的数十年间，随着MOSFET的尺寸持续微缩，无论是元件速度、效能、电路密度或是单位尺寸价格均有显著的改进。对于一般的平面晶体管元件，由于栅极长度持续减缩，使得两侧的源/漏极会对载流子通道产生不良的影响，并可能改变通道电位。在这样的情况下，栅极将无法有效地控制载流子通道的开/关，进而影响了元件的效能。而此现象，也被称作是「短通道效应」(short-channeleffects,SCE)。为了抑制短通道效应的产生，业界已提出多种相对应地的解决方式，诸如掺杂浓度的提升、栅极氧化层厚度的降低以及超浅源/漏极接面(ultra-shallowsource/drainjunctions)等等。然而，对于降低至次30纳米(nanometer,nm)的半导体元件而言，目前业界倾向采用具有多栅极结构(multi-gate)的场效晶体管作为解决短通道效应的主要方式。一般而言，多本文档来自技高网...

【技术保护点】
1.一种半导体装置的制作方法，包括：提供一半导体基板，该半导体基板上设置有至少一鳍状结构；在该鳍状结构内形成至少一凹槽，致使该半导体基板部分暴露出于该凹槽的底面；在该凹槽的侧面以及底面顺向性地形成一掺质来源层；移除位于该凹槽底面的该掺质来源层，致使该半导体基板部分暴露出于该凹槽底面；以及对该掺质来源层施行热处理制作工艺，以于该鳍状结构内形成一侧面掺杂区。

【技术特征摘要】
1.一种半导体装置的制作方法，包括：提供一半导体基板，该半导体基板上设置有至少一鳍状结构；在该鳍状结构内形成至少一凹槽，致使该半导体基板部分暴露出于该凹槽的底面；在该凹槽的侧面以及底面顺向性地形成一掺质来源层；移除位于该凹槽底面的该掺质来源层，致使该半导体基板部分暴露出于该凹槽底面；以及对该掺质来源层施行热处理制作工艺，以于该鳍状结构内形成一侧面掺杂区。2.如权利要求1所述的半导体装置的制作方法，另包括在暴露出于该凹槽底面的该半导体基板内形成一底面掺杂区，其中该底面掺杂区具有第一导电型，该侧面掺杂区具有第二导电型，且该第一导电型相异于该第二导电型。3.如权利要求2所述的半导体装置的制作方法，其中移除位于该凹槽底面的该掺质来源层的时点是在形成该底面掺杂区之前。4.如权利要求1所述的半导体装置的制作方法，其中在形成该凹槽前，进一步包括形成栅极结构，该栅极结构会覆盖住该鳍状结构的部分区段。5.如权利要求4所述的半导体装置的制作方法，其中该掺质来源层会覆盖住该栅极结构。6.如权利要求1所述的半导体装置的制作方法，其中在对该掺质来源层施行该热处理制作工艺之后，进一步包括移除位于该凹槽侧面的该掺质来源层。7.如权利要求6所述的半导体装置的制作方法，其中在移除位于该凹槽侧面的该掺质来源层之后，进一步包括在该凹槽内形成一外延结构。8.如权利要求7所述的半导体装置的制作方法，其中该底面掺杂区具有一第一导电型，该外延结构具有一第二导电型，且该第一导电型相异于该第二导电型。9.如权利要求1所述的半导体装置的制作方法，其中该掺质来源层的组成是选自硼硅酸盐玻璃(borosilicateglass,BSG)或磷硅酸盐玻璃(phosphosilicateglass,PSG)。10.一种半导体装置的制作方法，包括：提供一半导体基板，该半导体基板具有第一区域和第二区域；形成至少二鳍状结构，分别位于该第一区域内和该第二区域内；形成至少二栅极结构，分别覆盖住该第一区域和该第二区域内的各该鳍状结构的部分区段；在该第一区域内的该...

【专利技术属性】
技术研发人员：陈冠宏，李荣原，陆俊岑，杨崇立，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71