一种分离栅MOSFET器件结构制造技术

本实用新型专利技术属于半导体器件的制造技术领域，涉及一种分离栅MOSFET器件结构，包括有源区，有源区内包括若干个相互并联的器件元胞单元，器件元胞单元包括第一导电类型衬底及第一导电类型漂移区，在第一导电类型漂移区的上部设有第二导电类型阱区，在第二导电类型阱区间设有第一类型沟槽及位于第一类型沟槽两侧的第二类沟槽，且沟槽均从第一导电类型漂移区表面延伸到其内部，在第一类型沟槽内填充有分离栅多晶硅、厚氧化层及掩蔽氧化层，在第二类沟槽内填充有栅极多晶硅及栅氧化层，栅极多晶硅的内侧与厚氧化层邻接；该器件的制作工艺简单，光刻次数少，成本较低，同时分离栅器件沟槽宽度和深度容易控制，器件耐压性能更好，具有更低的导通电阻。

【技术实现步骤摘要】
一种分离栅MOSFET器件结构
本技术涉及一种功率半导体器件及制造方法，尤其是一种分离栅MOSFET器件结构，属于半导体器件的制造

技术介绍
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻直接相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。如图1所示，为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。但是这种分离栅结构MOSFET器件有如下缺点：1）通常采用7次光刻，分别为：沟槽光刻版，分离栅多晶光刻版，有源区光刻版，源极注入光刻版，栅极多晶硅光刻版，孔光刻版，金属层光刻版，制作成本较高；2）栅极多晶硅沟槽是通过腐蚀厚氧化层形成，厚氧化层需要一次较长时间的氧化层生长过程，工艺时间长，成本高。而且氧化层太厚会影响分离栅多晶硅对N型外延层的反型效果，从而影响横向电场的建立，器件的耐压水平也会受到影响。3）从结构中可以看出，栅极栅氧化层的两边，一边为单晶硅，一边为多晶硅，当制作低Vth器件时，用到的栅氧化层很薄，很容易因为氧化层缺陷导致栅极和源极漏电。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提出了一种分离栅MOSFET器件结构及其制造方法，该器件的制作工艺简单，光刻次数少，分离栅器件沟槽宽度和深度容易控制，器件耐压性能更好，且具有更低的导通电阻。为实现以上技术目的，本技术的技术方案是：一种分离栅MOSFET器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，在所述第一导电类型漂移区的上部设有第二导电类型阱区，其特征在于，在所述第二导电类型阱区间设有第一类型沟槽及位于所述第一类型沟槽两侧的第二类沟槽，且所述第一类型沟槽和第二类沟槽均从第一导电类型漂移区表面延伸到其内部，在所述第一类型沟槽内填充有分离栅多晶硅、包裹所述分离栅多晶硅的厚氧化层及盖封在所述分离栅多晶硅上的掩蔽氧化层，在所述第二类沟槽内填充有栅极多晶硅及位于栅极多晶硅外侧的栅氧化层，所述栅极多晶硅的内侧与厚氧化层邻接。进一步地，所述第一类型沟槽和第二类沟槽上覆盖有绝缘介质层，所述绝缘介质层上覆盖有源极金属，在所述第二导电类型阱区内的上部设有第一导电类型源极区，所述源极金属填充在第一导电类型源极区间的接触孔内，所述源极金属与第一类型沟槽内的分离栅多晶硅电连接。进一步地，所述第一导电类型源极区与第二类沟槽邻接，所述源极金属通过绝缘介质层与第二类沟槽内的栅极多晶硅隔离。进一步地，所述第一类型沟槽的深度大于第二类沟槽深度，所述第二类沟槽的深度不小于第二导电类型阱区的结深。进一步地，在所述第一导电类型衬底的下表面设置漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。为了进一步实现以上技术目的，本技术还提出一种分离栅MOSFET器件结构的制造方法，其特征是，包括如下步骤：步骤一.选取第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型漂移区，所述第一导电类型漂移区的上表面为第一主面，所述第一导电类型衬底的下表面为第二主面；步骤二.在第一主面上淀积一层氮化硅，在所述氮化硅上淀积一层氧化层；步骤三.在光刻胶的遮挡下，对氮化硅、氧化层及第一导电类型漂移区进行刻蚀，形成第一类型沟槽，并去除光刻胶；步骤四.在第一类型沟槽内继续生长氧化层，在第一类型沟槽内形成厚氧化层；步骤五.在氧化层表面及厚氧化层形成的沟槽内淀积多晶硅，并对多晶硅进行刻蚀，在所述第一类型沟槽内形成分离栅多晶硅；步骤六.在所述分离栅多晶硅顶部通过热氧化生长得到掩蔽氧化层；步骤七.在氧化层的遮挡下，对氮化硅进行湿法腐蚀，只保留氧化层下方部分氮化硅，然后去掉氧化层；步骤八.在所述氮化硅和掩蔽氧化层的遮挡下，只对第一导电类型漂移区进行刻蚀，形成第二类型沟槽，并去除氮化硅；步骤九.通过热氧化，在所述第二类型沟槽内形成栅氧化层；步骤十.在第二类型沟槽内及第一主面上淀积多晶硅，并对多晶硅进行刻蚀，在所述第二类型沟槽内得到栅极多晶硅；步骤十一.在第一主面上，注入第一导电类型离子，并退火，在相邻第二类型沟槽间形成第一导电类型源极区；步骤十二.在第一主面上，注入第二导电类型离子，并推阱，在相邻第二类型沟槽间形成第二导电类型阱区；步骤十三.在所述第一主面上淀积一层介质层，得到绝缘介质层；步骤十四.在光刻胶的遮挡下，对所述绝缘介质层进行刻蚀，得到接触孔，其中穿通N型源极区的接触孔延伸到P型阱区内，还可以包括栅极多晶硅接触孔和分离栅多晶硅接触孔；步骤十五.在所述绝缘介质层上及接触孔内淀积金属层，对金属层进行刻蚀，得到源极金属、栅极金属，源极金属与N型源极区9欧姆接触，且通过栅极多晶硅接触孔与栅极多晶硅电连接，所述栅极金属通过分离栅多晶硅接触孔与分离栅多晶硅电连接；步骤十六.在第二主面上淀积金属，得到漏极金属。进一步地，对于N型MOSFET器件结构，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOSFET器件结构，所述第一导电类型为P型导电，所述第二导电类型为N型导电。进一步地，所述步骤十四中的接触孔，还包括栅极多晶硅接触孔和分离栅多晶硅接触孔；步骤十五中对金属层进行刻蚀，还得到栅极金属，所述栅极金属通过栅极多晶硅接触孔与栅极多晶硅电连接，所述源极金属通过分离栅多晶硅接触孔与分离栅多晶硅电连接。与传统分离栅MOSFET半导体器件相比，本技术具有以下优点：1）与现有分离栅MOSFET器件结构相比，图1中分离栅沟槽和栅极沟槽均是制作在同一个大沟槽中，因此限制了栅极沟槽的宽度，本技术结构中的第一类型沟槽（即分离栅沟槽）和第二类型沟槽（即栅极沟槽）是分开单独制作的，栅极沟槽宽度相比现有结构更宽，这样栅极多晶硅和分离栅多晶硅都可以直接在沟槽内做引出孔，且栅极沟槽的宽度可任意设置；2）本技术工艺方法仅使用4次光刻，相比现有工艺方法可以省略3次光刻过程，分别为沟槽光刻版，有源区光刻版，接触孔光刻版，金属层光刻版，且没有复杂的工艺过程，结构和工艺都比较简单，制作成本低；3）本技术栅极沟槽是分离栅沟槽两侧的附属沟槽，是通过横向腐蚀氮化硅掩蔽层形成的，沟槽宽度和深度易于控制，制作简单；4）本技术栅极沟槽与分离栅沟槽间通过厚氧化层隔离，当制作低Vth器件时，由于厚氧化层的隔离，即使栅氧化层很薄，也不会发生栅极多晶硅和分离栅多晶硅导通而导致漏电的问题；5）当器件耐压时，由于分离栅沟槽中的厚氧化层的厚度可以自由调节，使得器件相邻分离栅多晶硅之间的横向耗尽的效果更好，器件耐压性能更优，这样本技术器件在同样的耐压下，外延片（漂移区）可以选用电阻率更小的规格，相应器件的导通电阻会显著降低；也就是说，本技术结构制作出来的功率MOSFET器件，在相同电流处理能力下，本文档来自技高网...

【技术保护点】
1.一种分离栅MOSFET器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型漂移区（2），在所述第一导电类型漂移区（2）的上部设有第二导电类型阱区（8），其特征在于，在所述第二导电类型阱区（8）间设有第一类型沟槽（3）及位于所述第一类型沟槽（3）两侧的第二类沟槽（4），且所述第一类型沟槽（3）和第二类沟槽（4）均从第一导电类型漂移区（2）表面延伸到其内部，在所述第一类型沟槽（3）内填充有分离栅多晶硅（5）、包裹所述分离栅多晶硅（5）的厚氧化层（6）及盖封在所述分离栅多晶硅（5）上的掩蔽氧化层（7），在所述第二类沟槽（4）内填充有栅极多晶硅（10）及位于栅极多晶硅（10）外侧的栅氧化层（11），所述栅极多晶硅（10）的内侧与厚氧化层（6）邻接。

【技术特征摘要】
1.一种分离栅MOSFET器件结构，包括有源区，所述有源区内包括若干个相互并联的器件元胞单元，所述器件元胞单元包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型漂移区（2），在所述第一导电类型漂移区（2）的上部设有第二导电类型阱区（8），其特征在于，在所述第二导电类型阱区（8）间设有第一类型沟槽（3）及位于所述第一类型沟槽（3）两侧的第二类沟槽（4），且所述第一类型沟槽（3）和第二类沟槽（4）均从第一导电类型漂移区（2）表面延伸到其内部，在所述第一类型沟槽（3）内填充有分离栅多晶硅（5）、包裹所述分离栅多晶硅（5）的厚氧化层（6）及盖封在所述分离栅多晶硅（5）上的掩蔽氧化层（7），在所述第二类沟槽（4）内填充有栅极多晶硅（10）及位于栅极多晶硅（10）外侧的栅氧化层（11），所述栅极多晶硅（10）的内侧与厚氧化层（6）邻接。2.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述第一类型沟槽（3）和第二类沟槽（4）上覆盖有绝缘介质层（12），所述绝缘介质层（12）上覆盖有源极金属（13），在所述第二导电类型阱区（8）内的上部...

【专利技术属性】
技术研发人员：殷允超，周祥瑞，刘锋，
申请(专利权)人：江苏捷捷微电子股份有限公司，
类型：新型
国别省市：江苏,32