一种芯片结构制造技术

本发明专利技术提供一种芯片结构，其包括有源区及终端区，所述终端区环绕在所述有源区的周侧，所述终端区包括外接区和非外接区，所述外接区与芯片外部的金属层相连，所述芯片结构包括：第一导电类型的衬底；形成在所述衬底的上表面的第一导电类型的外延层；自所述终端区对应的外延层的上表面延伸至所述外延层的内部的环形结终端结构；形成在所述终端区对应的外延层的上表面的结终端氧化层；形成在所述结终端氧化层的上表面的间隔设置的三个环形的金属场板；填充在外接区的所述金属场板的间隙中的且与所述金属场板短接的金属层。所述芯片结构可以在内部直接串联或并联其他器件。

A Chip Architecture

The invention provides a chip structure, which includes an active region and a terminal region, which surround the periphery of the active region. The terminal region includes an external region and a non-external region, which are connected with a metal layer outside the chip. The chip structure includes a substrate of the first conductive type, an epitaxial layer of the first conductive type formed on the upper surface of the substrate, and a self-contained epitaxial layer of the first conductive type. The upper surface of the epitaxy layer corresponding to the terminal area extends to the inner annular junction terminal structure of the epitaxy layer; the junction terminal oxide layer formed on the upper surface of the corresponding epitaxy layer corresponding to the terminal area; the three annular metal field plates formed on the upper surface of the junction terminal oxide layer at intervals; and the metal field plates filled in the gap between the metal field plates of the external area and said metal. The metal layer of the short joint of the field plate. The chip structure can directly connect other devices in series or in parallel.

【技术实现步骤摘要】
一种芯片结构
本专利技术涉及半导体芯片制造工艺
，具体涉及一种芯片结构。
技术介绍
垂直双扩散金属-氧化物半导体晶体管兼有双极晶体管和普通MOS器件的优点，无论开关应用还是线性应用，VDMOS器件都是理想的功率器件。VDMOS主要用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。目前，为满足系统需求，VDMOS器件通常会单独封装，之后在PCB板上引入电路，这对于成本的降低极其不利，特别是当VDMOS器件与简单双电极/三电极器件串联或并联时，使得整个器件的成本更高。
技术实现思路
本专利技术要解决的技术问题是提供一种降低成本的芯片结构。为解决上述技术问题，本专利技术采用下述技术方案：所述芯片结构，其包括有源区及终端区，所述终端区环绕在所述有源区的周侧，所述终端区包括外接区和非外接区，所述外接区与芯片外部的金属层相连，所述芯片结构包括：第一导电类型的衬底；形成在所述衬底的上表面的第一导电类型的外延层；自所述终端区对应的外延层的上表面延伸至所述外延层的内部的环形结终端结构；形成在所述终端区对应的外延层的上表面的结终端氧化层；形成在所述结终端氧化层的上表面的间隔设置的三个环形的金属场板；填充在外接区对应的所述金属场板的间隙中的且与所述金属场板短接的金属层。本专利技术所述芯片结构还包括间隔地设置在所述有源区对应的外延层的上表面的栅极氧化层。本专利技术所述芯片结构还包括形成在位于所述有源区中间的栅极氧化层的上表面的栅极金属层。本专利技术所述芯片结构还包括形成在所述栅极氧化层的上表面且环绕在所述栅极金属层周侧的栅极走线。本专利技术所述芯片结构还包括形成在所述有源区对应的外延层的上表面延伸至所述外延层的内部的第二导电类型的体区。本专利技术所述芯片结构还包括形成在所述体区的上表面延伸至所述体区的内部的第一导电类型的源区。本专利技术所述芯片结构还包括形成在有源区两侧的栅极氧化层的上表面栅极多晶及覆盖在所述栅极多晶的表面的介质隔离层。本专利技术所述芯片结构还包括覆盖在所述介质隔离层的表面与所述体区和所述结终端氧化层相连的源极金属层。本专利技术所述环形结终端结构的上表面的离子掺杂浓度大于下表面的离子掺杂浓度。本专利技术所述芯片结构还包括形成在所述环形结终端外侧的截止环，所述截止环与非外接区对应的最外侧金属场板短接。本专利技术采用中置的栅极金属层，所述栅极金属层通过有源区周围的栅极走线与源极金属层相连，从源极金属层引出，填充在外接区域的金属场板的间隙中且与金属场板短接的金属层与芯片外部的金属层相连，从而实现芯片内部直接串联或并联器件，此种芯片结构可以在保证高性能的同时，极大地降低成本。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的芯片结构的俯视图。图2是本专利技术的芯片结构的AA’剖面结构示意图。图3是本专利技术的芯片结构的BB’剖面结构示意图。附图标记说明：10、衬底；20、外延层；30、结终端；40、结终端氧化层；50、金属层；51、金属场板；60、栅极金属层；61、栅极走线；70、体区；71、源区；80、栅极氧化层；81、栅极多晶；82、介质隔离层；83、源极金属层；90、截止环。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。下面，结合附图以及具体实施方式，对本专利技术做进一步描述：本专利技术提供一种芯片结构，其包括有源区及终端区，所述终端区环绕在所述有源区的周侧，所述终端区包括外接区和非外接区，所述外接区与芯片外部的金属层相连，所述芯片结构包括：第一导电类型的衬底10；形成在所述衬底10的上表面的第一导电类型的外延层20；自所述终端区对应的外延层20的上表面延伸至所述外延层20的内部的环形结终端结构30；形成在所述终端区对应的外延层20的上表面的结终端氧化层40；形成在所述结终端氧化层40的上表面的间隔设置的三个环形的金属场板51；填充在外接区对应的所述金属场板51的间隙中的且与所述金属场板51短接的金属层50。本专利技术通过在外接区对应的金属场板51的间隙中填充金属层50且与金属场板51短接，将芯片内部的源极金属层83与芯片外部的金属层连接起来，从而实现芯片内部直接串联或并联其他器件，无需单独封装，此种芯片结构可以在保证高性能的同时，极大地降低了成本。下面参照附图1-3，对所述芯片结构加以详细阐述。为方便后面的描述，特在此说明：所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型为N型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。具体地，所述芯片结构包括衬底10。所述衬底10作为芯片结构的载体，主要起到支撑作用。所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为N型，因此所述衬底10为N型衬底10。具体地，所述芯片结构包括外延层20。所述外延层20形成在所述衬底10的上表面，所述外延层20为第一导电类型，在本实施例中，所述第一导电类型为N型，因此所述外延层20为N型外延层20。具体地，所述芯片结构包括环形结终端结构30。所述环形结终端结构30形成在自所述终端区对应的外延层20的上表面延伸至所述外延层20的内部，所述环形结终端结构30的上表面的离子掺杂浓度大于下表面的离子掺杂浓度，提高所述环形结终端结构30的表面浓度可以防止栅极电位对所述环形结终端结构30的影响。所述环形结终端结构30分两次注入，第一次为常规注入，第二次为重离子注入，所述注入离子为BF2,剂量要较常规注入低5E14-1E15。当体区70反偏时，所述环形结终端结构30会被同时耗尽，可以减小体区70边缘处的电场尖峰，提高器件的抗击穿能力。具体地，所述芯片结构包括结终端氧化层40。所述结终端氧化层40形成在所述终端区对应的外延层20的上表面上，所述结终端氧化层40影响整个芯片结构的击穿电压，当结终端氧化层40厚度较小时，击穿发生在场板边缘，而当结终端氧化层40较厚时，击穿将发生在结附件，在本实施例中，所述结终端氧化层40较厚，此时击穿发生在金属场板51边缘，电力聚集在结终端氧化层40内而不是N型外延层20内，减少了N型外延层20内的压本文档来自技高网...

【技术保护点】
1.一种芯片结构，其包括有源区及终端区，所述终端区环绕在所述有源区的周侧，所述终端区包括外接区和非外接区，所述外接区与芯片外部的金属层相连，所述芯片结构包括：第一导电类型的衬底；形成在所述衬底的上表面的第一导电类型的外延层；自所述终端区对应的外延层的上表面延伸至所述外延层的内部的环形结终端结构；形成在所述终端区对应的外延层的上表面的结终端氧化层；形成在所述结终端氧化层的上表面的间隔设置的三个环形的金属场板；填充在外接区对应的所述金属场板的间隙中的且与所述金属场板短接的金属层。

【技术特征摘要】
1.一种芯片结构，其包括有源区及终端区，所述终端区环绕在所述有源区的周侧，所述终端区包括外接区和非外接区，所述外接区与芯片外部的金属层相连，所述芯片结构包括：第一导电类型的衬底；形成在所述衬底的上表面的第一导电类型的外延层；自所述终端区对应的外延层的上表面延伸至所述外延层的内部的环形结终端结构；形成在所述终端区对应的外延层的上表面的结终端氧化层；形成在所述结终端氧化层的上表面的间隔设置的三个环形的金属场板；填充在外接区对应的所述金属场板的间隙中的且与所述金属场板短接的金属层。2.根据权利要求1所述的一种芯片结构，其特征在于，所述芯片结构还包括间隔地设置在所述有源区对应的外延层的上表面的栅极氧化层。3.根据权利要求2所述的一种芯片结构，其特征在于，所述芯片结构还包括形成在位于所述有源区中间的栅极氧化层的上表面的栅极金属层。4.根据权利要求3所述的一种芯片结构，其特征在于，所述芯片结构还包括形成在所述栅极氧化层的上表面且环绕在所述栅极金属层周...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市福来过科技有限公司，
类型：发明
国别省市：广东,44