提高芯片性能的方法技术

一种提高芯片性能的方法。所述方法包括：接收针对待优化程序的芯片策略配置的请求信息；所述待优化程序对应的芯片操作至少包括对存储器的写入或读出操作，所述存储器至少包括直接内存存取区域、高速缓冲存储器；基于所述请求信息配置一种或者一种以上的芯片策略，并记录待优化程序在每次配置芯片策略后，芯片完成所述芯片操作所对应的性能；根据记录和用户的设定标准判断是否得出最佳芯片策略，并在得出最佳芯片策略时，根据所述最佳芯片策略控制芯片执行所述待优化程序。本发明专利技术可以动态地调整和配置芯片策略，从而提高芯片完成芯片操作的性能。

【技术实现步骤摘要】

本专利技术涉及嵌入式
，特别涉及一种。
技术介绍
随着SOC (System on Chip，片上系统)的性能日益增强，在系统中增加高速缓冲存储器(cache)的设计越来越常见。通常SOC的处理器中包括一级或一级以上高速缓冲存储器(cache)以用于存储频繁存取或最近使用的信息而改进处理器性能。由此，cache的策略也变得越来越灵活。但是由于嵌入式应用面临众多场景，这些不同场景下对存储器(memory)的读写要求都不同，例如对读写时间、读写顺序、读比较多还是写比较多等方面都存在差异，因此很难在设计初期就通过静态配置来确定最优的cache策略和存储器管理单元(MemoryManagement Unit, MMU)的属性策略。另一方面,对于大块缓存(buffer)的直接内存存取(Direct Memory Access,DMA)区域，通常有两种设计方案:一种是不带cache的情况,这种设计确保了 DMA buffer区域的一致性，无需软件来维护一致性，从而减小维护的代价，但是也使得当处理器想要发送数据给DMA buffer或者处理器想从DMA buffer中读取数据时的性能低下。另一种是带cache的情况，这种设计虽然可以提高处理器的读写速度，但是却需要软件来维护cache的一致性，从而带来了维护的成本。由于目前无法对上述两种情况下的性能做出正确的比较和评估，所以无法得知哪种情况更能提高系统的性能，因此动态的各种策略的选择更为重要。因此，如何配置和利用cache的策略，以优化执行速度的性能和功耗性能，就成为本领域技术人员亟待解决的问题之一。
技术实现思路
本专利技术解决的问题是提供一种，以动态地配置和利用芯片策略，从而使得性能最佳化。为解决上述问题，本专利技术提供一种，包括:接收针对待优化程序的芯片策略配置的请求信息；所述待优化程序对应的芯片操作至少包括对存储器的写入或读出操作，所述存储器至少包括直接内存存取区域、高速缓冲存储器；基于所述请求信息配置一种或者一种以上的芯片策略，并记录待优化程序在每次配置芯片策略后，芯片完成所述芯片操作所对应的性能；根据记录和用户的设定标准判断是否得出最佳芯片策略，并在得出最佳芯片策略时，根据所述最佳芯片策略控制芯片执行所述待优化程序。可选地，在根据所述最佳芯片策略控制芯片执行所述待优化程序之后，记录所述待优化程序和所述最佳芯片策略的对应关系，并将所述对应关系进行存储。可选地，在接收针对待优化程序的芯片策略配置请求信息之后，并在基于所述请求信息配置一种或者一种以上的芯片策略之前，检测是否存在与所述待优化程序相对应的芯片策略，当存在时，根据所述相对应的芯片策略控制芯片执行所述待优化程序。可选地，在检测到存在与所述待优化程序相对应的芯片策略时，同时检测是否将全部的芯片策略配置给所述待优化程序，在检测到未将全部的芯片策略配置给所述待优化程序时，不根据与所述待优化程序相对应的芯片策略控制芯片执行所述待优化程序，并将未配置的芯片策略配置给所述待优化程序，并记录待优化程序在配置芯片策略后，芯片完成所述芯片操作所对应的性能。可选地，所述请求信息包括:包含请求内容的请求信息和不包含请求内容的请求信息；当接收到包含请求内容的请求信息时，检测是否存在与所述请求内容相对应的芯片策略，若存在，则根据与所述请求内容相对应的芯片策略控制芯片执行所述待优化程序；当接收到不包含请求内容的请求信息时，随机配置一种以上的芯片策略，并记录待优化程序在每次配置芯片策略后，芯片完成所述芯片操作对应的性能。可选地，当接收到包含请求内容的请求信息，且检测到不存在与所述请求内容相对应的芯片策略时，进行未检测到相对应芯片策略的提示。可选地，当接收到包含请求内容的请求信息，且检测到不存在与所述请求内容相对应的芯片策略时，随机配置一种以上的芯片策略给待优化程序，并记录待优化程序在每次配置芯片策略后，芯片完成所述芯片操作对应的性能。可选地，根据记录和用户的设定标准判断是否得出最佳芯片策略包括:在用户未设定标准时，根据记录，将芯片完成所述应用操作所对应的性能最优时的芯片策略作为最佳芯片策略。可选地，根据记录和用户的设定标准判断是否得出最佳芯片策略包括:当芯片完成所述应用操作所对应的性能未达到用户的设定标准时，判断未得出最佳芯片策略。可选地，根据记录和用户的设定标准判断是否得出最佳芯片策略包括:当芯片完成所述应用操作所对应的性能未达到用户的设定标准时，将芯片完成所述应用操作所对应的性能最优时的芯片策略作为最佳芯片策略。可选地，根据记录和用户的设定标准判断是否得出最佳芯片策略包括:当芯片完成所述应用操作所对应的性能达到用户的设定标准时，将芯片完成所述应用操作所对应的性能最优时的芯片策略作为最佳芯片策略。可选地，当芯片完成所述应用操作所对应的性能达到用户的设定标准，且芯片完成所述应用操作所对应的性能最优时的芯片策略有两种或者两种以上时，随机将其中一种芯片策略作为最佳芯片策略。与现有技术相比，本技术方案公开的至少具有以下优点:I)本专利技术通过动态调整和配置芯片策略的方式得出最佳芯片策略，并根据所述最佳芯片策略控制芯片执行所述待优化程序，从而有效地提高了芯片执行芯片操作时的性能，使其达到最佳。2)可选方案中，还可以记录和存储待优化程序和最佳芯片策略的对应关系，从而在后续操作时，可以直接根据所述对应关系得出最佳芯片策略，而无需再进行检测和记录，从而提闻了配置芯片策略的效率，也提闻了芯片执行芯片操作时的效率，并最终提闻了其性能。3)可选方案中，还可以根据包含请求内容的请求信息，将对应于请求内容的芯片策略配置给待优化程序，从而简化了芯片配置时的过程，也有效地提高了芯片执行芯片操作的效率。附图说明图1是本专利技术的一种实施方式的流程示意图；图2是本专利技术的实施例一的流程示意图；图3是本专利技术的实施例二的流程示意图；图4是本专利技术的实施例三的流程示意图。具体实施例方式正如
技术介绍
中所述，在现有技术中，存在着许多可供选择的cache策略以及内存管理单元(MMU)的属性策略，不同的策略对性能的影响不同。然而，现有技术无法对各种策略进行正确且有效的评估，从而使得芯片在执行芯片操作时的性能较低，不利于系统的优化。专利技术人发现不同的应用场景对存储器(memory)的要求不同，有的场景对存储器的读出比较多，而在其他场景下，可能对存储器的写入比较多。另外，同样对存储器的读出比较多的场景下，还存在着读出的时间以及顺序不同的要求。另一方面，目前系统中的cache策略、MMU属性策略有多种，芯片在完成芯片操作时的策略选择也较多。例如，一般策略包括:是否带有cache，例如若系统支持多级cache，那么每一级cache是否打开；每一级cache的自身属性配置,例如cache操作内部存储器的延时(latency)、回写式(write back)还是直写式(write through);各级cache之间的关系，例如是否相互包含(inclusive)、不相互包含(exclusive)、cache是否在多个cpu核中共享；页表的各种配置相应memory的属性、cache与程序和数据的关系等等。然而，选择不同的策略对芯片执行芯片操作的性能有重大影响，在策略选择后，芯片执行芯片操作的性能的本文档来自技高网...

【技术保护点】
一种提高芯片性能的方法，其特征在于，包括：接收针对待优化程序的芯片策略配置的请求信息；所述待优化程序对应的芯片操作至少包括对存储器的写入或读出操作，所述存储器至少包括直接内存存取区域、高速缓冲存储器；基于所述请求信息配置一种或者一种以上的芯片策略，并记录待优化程序在每次配置芯片策略后，芯片完成所述芯片操作所对应的性能；根据记录和用户的设定标准判断是否得出最佳芯片策略，并在得出最佳芯片策略时，根据所述最佳芯片策略控制芯片执行所述待优化程序。

【技术特征摘要】

【专利技术属性】
技术研发人员：湛振波，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：