缓冲存储器管理方法与相关缓冲存储器控制器技术

本发明专利技术公开了一种缓冲存储器管理方法与相关缓冲存储器控制器。通过在缓冲存储器控制器中指定从属单元与至少一主单元，使得至少一主单元的频率可与从属单元的频率整合。缓冲存储器存取状态数组、范围存取状态数组、及/或队列存取状态数组被分配于缓冲存储器并指定给从属单元，使得缓冲存储器控制器的操作可以区块式存取或离散式存取的方式进行。与从属单元共同运作的主单元可由上述至少一主单元中，根据防饥馑算法所决定。因此，本发明专利技术可用来解决传统缓冲存储器控制器中各组件的异步频率引起的问题。

【技术实现步骤摘要】

本专利技术公开一种缓冲存储器控制方法与相关缓冲存储器控制器，尤指一种将缓冲存储器控制器包括的各单元同步化的缓冲存储器管理方法与相关缓冲存储器控制器。
技术介绍
与大量数据处理相关的缓冲存储器控制机制是很重要的问题，其中所述大量数据包括多媒体数据流。为了在处理时能够暂存大量数据，缓冲存储器需要具有兼容于不同操作系统的多种类高速接口与驱动程序。然而，在缓冲存储器控制器中使用多种类的接口或驱动程序需要考虑兼容性的问题，例如单一缓冲存储器控制器中不同组件间的异步频率。请参阅图1，其图示一种现有的缓冲存储器控制器100及其与主机端110与闪存120共同运作的方式，以解释上述的兼容性问题。如图1所示，在数据传输的过程中，缓冲存储器控制器100用来当作主机端110与闪存120间的桥梁，其中缓冲存储器控制器110与闪存120可被设置于同一硬件装置内。缓冲存储器控制器100包括接口 130、数据处理单元140、后端处理引擎150、微处理器160、及缓冲存储器170。接口 130用来对应于主机端110所使用的操作系统，以接收由主机端110传输而来的数据。数据处理单元140用来处理接口 130所接收到的数据。后端处理引擎150用来检查数据处理单元140所处理的数据，以确保传输至闪存120的数据的正确性，其中所述检查可为错误校正程序(Error Correction)。微处理器160用来协调接口 130、数据处理单元140、后端处理引擎150、与缓冲存储器170间的运作。缓冲存储器170用来暂存微处理器160在处理数据过程中产生的处理参数或信息。观察图1可知，若接口 130、数据处理单元140、后端处理引擎150、微处理器160、与缓冲存储器170各自操作于相异的异步频率，缓冲存储器控制器100所包括的各组件在处理数据上的正确性将会大幅降低。
技术实现思路
本专利技术公开数种缓冲存储器管理方法与实施所述缓冲存储器管理方法的缓冲存储器控制器，以解决公知技术中缓冲存储器控制器内各组件间频率不同步引起的问题。本专利技术公开一种缓冲存储器管理方法，其包括当用来参照物理内存区段的缓冲存储器存取状态区指示所述物理内存区段目前可被修改，且当对应于所述缓冲存储器存取状态区的区块式存取状态区指示所述物理内存区段目前为数据接收目标时，由主机端接收数据至所述物理内存区段；及当所述缓冲存储器存取状态区指示所述物理内存区段目前不可被修改，且当所述区块式存取状态区指示所述物理内存区段目前为数据输出源时，将数据由所述物理内存区段输出至闪存。所述物理内存区段被缓冲存储器控制器内缓冲存储器所包括。所述缓冲存储器存取状态区为组成缓冲存储器状态数组的单元，所述区块式存取状态区为组成区块式存取状态数组的单元，所述区块式存取状态数组用来同时存取多个连续缓冲存储器存取状态区所参照的多个物理内存区段。本专利技术一种缓冲存储器管理方法。所述方法包括当用来参照物理内存区段的缓冲存储器存取状态区指示所述物理内存区段目前可被修改，且当对应于所述缓冲存储器存取状态区的离散式存取状态区指示所述物理内存区段目前为数据接收目标时，由主机端接收数据至所述物理内存区段；及当所述缓冲存储器存取状态区指示所述物理内存区段目前不可被修改，且当所述离散式存取状态区指示所述物理内存区段目前为数据输出源时，将数据由所述物理内存区段输出至闪存。所述物理内存区段被缓冲存储器控制器内缓冲存储器所包括。所述缓冲存储器存取状态区为组成缓冲存储器状态数组的单元，所述离散式存取状态区为组成离散式存取状态数组的单元，所述离散式存取状态数组用来存取多个离散分布的缓冲存储器存取状态区所参照的多个物理内存区段。本专利技术公开一种缓冲存储器管理方法。所述方法包括当对应于第一缓冲存储器存取状态区的区块式存取状态区指示其所参照的第一物理内存区段目前为数据移动指令所指定的数据来源，且当对应于第二缓冲存储器存取状态区的离散式存取状态区指示其所参照的第二物理内存区段目前为所述数据移动指令所指定的现行目标时，将数据由所述第一物理内存区段移动至所述第二物理内存区段。缓冲存储器包括所述第一物理内存区段与所述第二物理内存区段。所述第一缓冲存储器存取状态区与所述第二缓冲存储器存取状态区皆为组成缓冲存储器状态数组的单元。其中所述区块式存取状态区为组成区块式存取状态数组的单元，所述区块式存取状态数组用来同时存取多个连续缓冲存储器存取状态区所参照的多个物理内存区段。所述离散式存取状态区为组成离散式存取状态数组的单元，所述离散式存取状态数组用来存取多个离散分布的缓冲存储器存取状态区所参照的多个物理内存区段。本专利技术公开一种缓冲存储器管理方法。所述方法包括当离散式存取状态数组的第一状态区允许物理内存区段被存取，且当区块式存取状态数组的第三状态区允许所述物理内存被存取时，根据数据移动指令，存取所述物理内存区段所暂存的数据。所述物理内存区段被包括于缓冲存储器，所述第一状态区与所述第三状态区皆对应于缓冲存储器状态数组包括的第二状态区，且所述第二状态区用来参照所述物理内存区段。所述第二状态区为缓冲存储器存取状态区，且所述缓冲存储器存取状态区为组成所述缓冲存储器状态数组的单元。所述第三状态区为区块式存取状态区，所述区块式存取状态区为组成区块式存取状态数组的单元，且所述区块式存取状态数组用来同时存取多个连续缓冲存储器存取状态区所参照的多个物理内存区段。所述第一状态区为离散式存取状态区，所述离散式存取状态区为组成离散式存取状态数组的单元，且所述离散式存取状态数组用来存取多个离散分布的缓冲存储器存取状态区所参照的多个物理内存区段。本专利技术公开一种缓冲存储器控制器，其包括缓冲存储器、至少一主单元、及仲裁模块。所述缓冲存储器包括多个物理内存区段、缓冲存储器状态数组、区块式存取状态数组、与离散式存取状态数组。所述缓冲存储器状态数组包括参照所述多个物理内存区段的多个缓冲存储器存取状态区。所述区块式存取状态数组包括对应于所述多个缓冲存储器存取状态区的多个区块式存取状态区。所述离散式存取状态数组包括对应于所述多个缓冲存储器存取状态区的多个离散式存取状态区。所述至少一主单元用来存取所述缓冲存储器。所述仲裁模块用来在所述缓冲存储器执行指令时，使用防饥馑算法，以由所述至少一主单元中选出主单元。附图说明图1图示一种现有的缓冲存储器控制器及其与主机端及闪存共同运作的方式。图2图示用来实施本专利技术公开的缓冲存储器管理方法的缓冲存储器控制器。图3例示一种本专利技术公开的缓冲存储器管理机制，用来在缓冲存储器中指出各物理内存区段的存取状态。图4用来解释内存绕返技术的概念。图5为根据本专利技术的实施例来解释使用范围存取状态数组来读取或写入物理内存区段的概略示意图。图6为根据本专利技术的实施例说明使用队列存取状态数组来读取或写入物理内存区段的概略示意图。图7根据本专利技术的实施例，图示如何使用范围存取状态数组、队列存取状态数组、缓冲存储器状态数组、以及物理内存区域来实施内部数据移动指令。图8为根据本专利技术的实施例，公开部分有效式数据移动指令的实施方式。图9图示本专利技术的缓冲存储器管理方法的基本流程。图10为根据本专利技术的部分实施例所公开缓冲存储器控制器实施写入指令时的流程图。图11为根据本专利技术的部分实施例所公开缓冲存储器控制器用来执行读取本文档来自技高网...

【技术保护点】
一种缓冲存储器管理方法，其特征在于，包括：当用来参照物理内存区段的缓冲存储器存取状态区指示所述物理内存区段目前可被修改，且当对应于所述缓冲存储器存取状态区的区块式存取状态区指示所述物理内存区段目前为数据接收目标时，由主机端接收数据至所述物理内存区段，其中所述物理内存区段被缓冲存储器控制器内缓冲存储器所包括；及当所述缓冲存储器存取状态区指示所述物理内存区段目前不可被修改，且当所述区块式存取状态区指示所述物理内存区段目前为数据输出源时，将数据由所述物理内存区段输出至闪存；其中所述缓冲存储器存取状态区为组成缓冲存储器状态数组的单元，所述区块式存取状态区为组成区块式存取状态数组的单元，所述区块式存取状态数组用来同时存取多个连续缓冲存储器存取状态区所参照的多个物理内存区段。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：詹立翔，刘伯彦，
申请(专利权)人：擎泰科技股份有限公司，
类型：发明
国别省市：