信息处理设备和存储器访问方法技术

提供一种信息处理设备和存储器访问方法。节点包括执行逻辑地址和物理地址之间的转换的第一转换单元。该节点包括执行物理地址和用于标识在多个节点中的每个节点中包括的处理器的处理器标识信息之间的转换的第二转换单元。节点包括发送单元，其发送包括物理地址和处理器标识信息、用于访问由物理地址指示的存储区的发送数据。节点包括本地确定单元，其基于在由接收单元接收的发送数据中包括的物理地址，确定由从另一节点接收的发送数据指示的访问为对本地区域的访问还是对共享区域的访问。

【技术实现步骤摘要】

本文中讨论的实施例针对信息处理设备以及访问存储器的方法。
技术介绍
相关地，多个算法处理单元共享主存储装置的对称式多处理器(SMP)技术为公知的。作为应用SMP技术的信息处理系统的示例，这样的信息处理系统是公知的:其中各自包括算法处理单元和主存储装置的多个节点经由相同的总线彼此连接，并且算法处理单元经由总线共享每个主存储装置。在这种信息处理系统中，例如使用侦听系统维持由每个节点的算法处理单元缓存的数据的一致性。然而，根据侦听系统，经由总线交换由每个算法处理单元缓存的数据的更新状态，并且相应地，随着节点数增加，总线变成瓶颈，从而存储器访问的性能劣化。为了避免这种总线瓶颈，非均匀存储器访问(NUMA)技术是公知的，其中使用互联部(interconnect)对多个节点进行互联,并且节点的算法处理单元共享节点的主存储装置。在应用了这种NUMA技术的信息处理系统中，每个节点的主存储装置的存储区被唯一地映射到共同的物理地址空间中。因而，每个节点的算法单元识别由访问目标的物理地址表示的存储区存在处的节点并通过互联部访问识别的节点的主存储装置。专利文献1:日本公开特许公报第2000-235558号非专利文献 1: Computer Architecture: A Quantitative Approach, SecondEdition, John L.Hennessy, David A.Patterson, § 8.4此处，根据上述NUMA技术，不维持由每个节点的算法处理单元缓存的数据一致性。因此,可以考虑采用缓存一致的NUMA (ccNUMA)，其中包括维持由每个节点的算法处理单元缓存的数据的一致性的机制。然而，在应用了 ccNUMA的信息处理系统中，每个节点识别作为访问目标的存储区存在的节点，并且相应地，需要高效地执行地址转换。此外，存在每个节点将主存储装置分成仅由该节点使用的存储区和与另外的节点共同使用的存储区的情况。在这种情况下，每个节点需要高效地确定作为访问目标的存储区是否为与其它节点一起共同使用的存储区。根据本专利技术的方面，能够高效地执行由每个算法处理单元进行的存储器访问。
技术实现思路
根据实施例的方面，信息处理设备包括多个节点以及将多个节点彼此连接的互联部。多个节点中的每个节点包括处理器、存储单元和执行逻辑地址和物理地址之间的转换的第一转换单元。多个节点中的每个节点包括执行物理地址和用于标识包括在多个节点的每个节点中的处理器的处理 器标识信息之间的转换的第二转换单元。多个节点中的每个节点包括发送单元，该发送单元发送包括物理地址和处理器标识信息的发送数据，以访问由物理地址指示的存储区。多个节点中的每个节点包括接收单元，该接收单元接收从另一节点经由互联部发送的发送数据。多个节点中的每个节点包括本地确定单元，该本地确定单元基于包括在由接收单元接收的发送数据中的物理地址确定:访问是对可从包括存储单元的节点访问的存储单元的本地区域的访问，还是对可从多个节点访问的存储单元的共享区域域的访问。附图说明图1为例不根据第一实施例的信息处理系统的不例的图；图2为例示根据第一实施例的构建块(building block)的功能配置的图；图3为例示根据第一实施例的被分配到构建块的存储器的物理地址的范围的图；图4为例示根据第一实施例的由信息处理系统分配到每个存储器的物理地址的图；图5为例示在分配物理地址中的变化的第一图；图6为在分配物理地址中的变化的第二图；图7为例示根据第一实施例的CPU的功能配置的图；图8为例示根据第一实施例的存储在节点映射中的信息的示例的图；图9为例示存储在节点映射中的信息的变化的示例的第一图；图10为例示存储在节点映射中的信息的变化的示例的第二图；图1lA为例示缓存标签的示例的图；图1lB为例示根据第一实施例的由CPU发送的包的图；图12为例示根据第一实施例的使用CPU发送请求的处理的示例的图；图13为例示当CPU根据第一实施例接收包时执行的处理的示例的图；图14为例示节点映射设置处理的流程的流程图；图15为例示共享区域控制处理的流程的流程图；图16为例示共享存储器分配处理的流程图；图17为例示共享存储器附接处理的流程图；图18为例示用于使用共享存储器的应用程序的处理的流程图；图19为例示使节点之间的共享存储器分离的处理的流程图；图20为例示释放节点之间的共享存储器的处理的流程图；图21为例示请求发出处理的流程的流程图；图22为例示当接收到请求时执行的处理的流程的流程图；图23为例示当CPU接收响应时执行的处理的流程的流程图；图24为例示根据第二实施例的信息处理系统的图；图25为例示分区的示例的图；图26A为例示由分区#A的CPU存储的节点映射的示例的图；图26B为例示表示分区#A的节点映射的示例的图；以及图26C为例示表示分区#B的节点映射的示例的图。具体实施例方式将参考附图说明优选实施例。「al第一实施例首先，在描述根据本申请的实施例之前，将描述相关信息处理系统中的问题的特定示例。例如，相关信息处理系统将由中央处理单元(CPU)输出的用于访问共享存储器区的逻辑地址转换成共享存储器空间地址。然后，信息处理系统通过将共享存储器空间地址转换成物理地址标识作为CPU的访问目标的存储区。然而，根据如上所述的将逻辑地址转换成共享存储器空间地址，并且将转换后的共享存储器空间地址转换成物理地址的技术，转换地址所需要的硬件资源的量较大。另外，根据将逻辑地址转换成共享存储器空间地址，并且将转换后的共享存储器空间地址转换成物理地址的技术，用于转换地址的时间增加。另外，当CPU缓存共享存储器空间的数据时，相关信息处理系统通过将缓存信息发送至所有CPU维持一致性。然而，根据如上所述将缓存信息发送至所有CPU的技术，存在瓶颈，并且存储器访问的性能劣化。此外，在相关信息处理系统中，在安装的CPU的数量增大的情况下，总线吞吐量与CPU数量的增大成比例地增大，相应地，存在瓶颈，从而存储器访问的性能劣化。此外，例如，节点存储仅由节点访问的本地区域中的内核数据和用户数据。相应地，为了确保存储在本地区域中的数据的安全性并且增大对软件缺陷的抵抗，每个节点需要确定作为访问目标的存储区为可由其它节点访问的共享存储器区，还是不能由其它节点访问的本地存储器区。相应地，在相关信息处理系统中，存储在本地区域中的数据被配置为可缓存，而存储在共享区域中的数据被配置为不可缓存。然而，根据如上所述的将存储在共享区域中的数据配置为不可缓存的技术，用来访问存储器的延迟时间增大。另外，在确定访问目标为共享区域还是本地区域的情况下，每当从任意其它的节点访问存储器时，用于确定处理的电路的规模增大，并且用于访问的延迟时间增大。另外，在相关信息处理系统中，每当节点访问在任意其它节点中包括的存储器时，节点需要特定的通道装置或者直接存储器访问(DMA)引擎程序的执行，因此，存储器访问的性能劣化。此外，在相关信息处理系统中，在存储器中包括的被配置为共享区域的存储区的区域被固定地设置。因此，例如，在相关信息处理系统中，不能在不停止系统的情况下通过增加节点来增加共享区域。此外，在相关信息处理系统中，增加了用于执行经由通道或DMA路径的存储器访问的硬件。相应地，在相关信息处理本文档来自技高网...

【技术保护点】
一种信息处理设备，包括:多个节点；以及将所述多个节点彼此连接的互联部，其中，所述多个节点中的每个节点包括：处理器，存储单元，第一转换单元，执行逻辑地址和物理地址之间的转换，第二转换单元，执行所述物理地址和用于标识包括在所述多个节点的每个节点中的处理器的处理器标识信息之间的转换，发送单元，发送包括所述物理地址和所述处理器标识信息的发送数据，以访问由所述物理地址指示的存储区，接收单元，接收从另一节点通过所述互联部发送的所述发送数据，以及本地确定单元，基于包括在由所述接收单元接收的所述发送数据中的所述物理地址，确定访问是对能够从包括所述存储单元的节点访问的所述存储单元的本地区域的访问，还是对能够从所述多个节点访问的所述存储单元的共享区域的访问。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：鲤沼秀之，冈田诚之，杉崎刚，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：