屏蔽栅功率MOSFET器件及其制作方法技术

本发明专利技术公开了一种屏蔽栅功率MOSFET器件。本发明专利技术还公开了一种屏蔽栅功率MOSFET器件制作方法，准备一外延基片，对所述外延基片进行沟槽光刻刻蚀，形成沟槽；在沟槽中形成侧壁介电层；在已经形成的侧壁介电层中进行屏蔽栅填充并回刻至外延基片表面；对屏蔽栅继续进行回刻，使屏蔽栅回刻至外延基片表面以下；在沟槽内进行第二介电层填充并回刻至外延基片表面以下；在沟槽内和外延基片的表面淀积控制栅，屏蔽栅引出处淀积的控制栅向沟槽两侧填充；对控制栅进行回刻，使控制栅回刻至外延基片表面，形成控制栅。本发明专利技术能够节省光刻步骤，降低制作成本。

【技术实现步骤摘要】
屏蔽栅功率MOSFET器件及其制作方法
本专利技术涉及半导体集成电路领域，特别是涉及一种屏蔽栅功率MOSFET(金属-氧化物半导体场效应晶体管)器件。本专利技术还涉及一种屏蔽栅功率MOSFET器件制作方法。
技术介绍
现有的屏蔽栅功率MOSFET器件结构如图1所示，其中，1为外延基片，2为介电层，3为屏蔽栅，4为控制栅，5为阱，6为源区，7为ILD(隔离层)介质，8为正面导电薄膜，9为阱接触层，10为背面导电薄膜。现有的屏蔽栅功率MOSFET器件制作工艺方法如下：步骤1、结合图3所示，在外延基片上，进行沟槽光刻刻蚀(第1次曝光)，形成沟槽。步骤2、参见图4，在所述沟槽中形成侧壁介电层。步骤3、结合图5所示，在已经形成的侧壁介电层中进行屏蔽栅填充并回刻。步骤4、结合图6所示，进行屏蔽栅光刻刻蚀(第二次曝光)。步骤5、参见图7，在已经完成刻蚀的屏蔽栅上端进行第二介质层填充并抛光。步骤6、参见图8，对所述第二介质层进行光刻刻蚀(第三次曝光)。步骤7、结合图9所示，在已经完成刻蚀的第二介质层上端进行控制栅填充并回刻，形成控制栅。步骤8、结合图1所示，在所述外延基片的上端形成阱，在所述阱的上端进行源光刻注入(第四次曝光)，形成源区，在所述控制栅和源区的上端淀积ILD介质层。在所述ILD介质层中进行接触孔光刻刻蚀(第五次曝光)，形成接触孔，在所述接触孔中形成阱接触层，在所述ILD介质层上端和接触孔中淀积正面导电金属(第六次曝光)，并进行光刻刻蚀，在所述外延基片的背面(即下端)形成背面导电金属并减薄，最终形成的器件如图1所示。在上述现有的屏蔽栅功率MOSFET器件制作工艺方法中最少需要进行6次光刻。
技术实现思路
本专利技术要解决的技术问题是提供一种屏蔽栅功率MOSFET器件，能够节省光刻步骤，降低制作成本；为此，本专利技术还要提供一种屏蔽栅功率MOSFET器件制作方法。为解决上述技术问题，本专利技术的屏蔽栅功率MOSFET器件，包括：一外延基片，在该外延基片的上端部内形成的屏蔽栅，该屏蔽栅被介电层包覆在沟槽内；在所述沟槽内位于屏蔽栅上端形成的控制栅；屏蔽栅引出处的沟槽内露出第二介电层表面，屏蔽栅引出处的沟槽开口形成U型结构；在所述外延基片的上端部内形成的阱，位于所述外延基片的上端部内所述阱的上端形成的源区，在所述控制栅和源区以及第二介电层的上端淀积的ILD介质层，在所述ILD介质层中分别形成的屏蔽栅引出接触孔、阱接触孔和控制栅接触孔；位于屏蔽栅引出接触孔、阱接触孔和控制栅接触孔内的阱接触层，在所述ILD介质层上端和接触孔中淀积的正面导电金属，在所述外延基片的背面形成的背面导电金属。本专利技术的屏蔽栅功率MOSFET器件制作方法，包括如下步骤：步骤1、准备一外延基片，该外延基片的上端淀积一层第一介电层，对所述外延基片进行沟槽光刻刻蚀，形成沟槽，并且使屏蔽栅引出处的沟槽宽度足够大；步骤2、在所述沟槽中形成侧壁介电层；步骤3、在已经形成的侧壁介电层中进行屏蔽栅填充并回刻至外延基片表面；步骤4、对所述屏蔽栅继续进行回刻，使屏蔽栅回刻至外延基片表面以下；步骤5、在所述沟槽内进行第二介电层填充，并回刻至外延基片表面以下，步骤6、在所述沟槽内和外延基片的表面淀积控制栅，屏蔽栅引出处淀积的控制栅向沟槽两侧填充，形成U型结构；步骤7、对控制栅进行回刻，使控制栅回刻至外延基片表面，形成控制栅；步骤8、在所述外延基片的上端形成阱，在所述阱的上端进行源光刻注入，形成源区；在所述控制栅和源区以及第二介电层的上端淀积ILD介质层，在所述ILD介质层中进行接触孔光刻刻蚀，形成屏蔽栅引出接触孔、阱接触孔和控制栅接触孔，在所述屏蔽栅引出接触孔、阱接触孔和控制栅接触孔中形成阱接触层，在所述ILD介质层上端和接触孔中淀积正面导电金属，并进行光刻刻蚀，在所述外延基片的背面形成背面导电金属并减薄，形成最终的器件。屏蔽栅引出处的沟槽宽度足够大，是指该沟槽宽度大到当控制栅填充后填不满沟槽，在控制栅回刻后外延基片表面及屏蔽栅上方控制栅材质已经去除干净，使屏蔽栅能在接触孔刻蚀过程中被引线接出。本专利技术利用一次不带光刻工艺的控制栅刻蚀替代屏蔽栅，第二介质层共两次光刻，节省2层光刻步骤，仅需要最少四次光刻，有效降低了制作成本。采用本专利技术的方法，控制栅引出区域窗口做大，利用大尺寸窗口控制栅填充不满的特点，使屏蔽栅上方控制栅材料被去除，而不需额外光刻工艺。在本专利技术形成的器件中，屏蔽栅上方两侧存在控制栅材料残留，由于不和电位接触，不影响器件性能。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是现有的屏蔽栅功率MOSFET器件结构图；图2是改进后的屏蔽栅功率MOSFET器件结构一实施例示意图；图3～图9是现有的屏蔽栅功率MOSFET器件制作工艺方法示意图；图10～图15是改进后的屏蔽栅功率MOSFET器件制作工艺方法一实施例示意图。具体实施方式结合图2所示，改进后的屏蔽栅功率MOSFET器件制作工艺方法，在下面的实施例中包括如下步骤：步骤一、结合图10所示，准备一外延基片1，该外延基片1的上端淀积一层第一介电层12，对所述外延基片1进行沟槽光刻刻蚀(第1次曝光)，形成沟槽，并且使屏蔽栅引出处的沟槽宽度足够大，这样可以使屏蔽栅引出处的尺寸做大，使控制栅不能填满。步骤二、参见图10，在所述沟槽中形成侧壁介电层2。步骤三、结合图11所示，在已经形成的侧壁介电层中进行屏蔽栅填充并回刻至外延基片1表面。步骤四、结合图12所示，对所述屏蔽栅继续进行回刻，使屏蔽栅回刻至外延基片1表面以下，即使侧壁介电层2和屏蔽栅3位于沟槽11内，且使屏蔽栅3突出于侧壁介电层2。在该步骤中没有曝光工艺步骤。步骤五、结合图13所示，在所述沟槽内进行第二介电层填充，并回刻至外延基片1表面以下，即位于沟槽内，使第二介电层完全覆盖侧壁介电层12和屏蔽栅3。在该步骤中没有曝光工艺步骤。步骤六、参见图14，在所述沟槽内和外延基片的表面淀积控制栅。由于屏蔽栅引出处的沟槽宽度尺寸足够大，即屏蔽栅引出处的尺寸过宽，导致控制栅向两边填充，形成U型结构。步骤七、参见图15所示，对控制栅进行回刻，使控制栅回刻至外延基片1表面，形成控制栅4。由于屏蔽栅引出处的尺寸过宽，使得屏蔽栅引出处的沟槽内屏蔽栅上方的多晶硅(即淀积的控制栅)被去除，至第二介电层表面，仅在沟槽的侧壁留有轻微控制栅刻蚀残留但不接电位，对器件性能无影响，其余沟槽内屏蔽栅上方的控制栅不受影响。在该步骤中没有曝光工艺步骤。步骤八、结合图2所示，在所述外延基片1的上端形成阱5，在所述阱5的上端进行源光刻注入(第二次曝光)，形成源区6。在所述控制栅4和源区6以及第二介电层的上端淀积ILD(请注意：请给出其中文名称)介质层7。在所述ILD介质层7中进行接触孔光刻刻蚀(第三次曝光)，形成屏蔽栅引出接触孔、阱接触孔和控制栅接触孔，在所述屏蔽栅引出接触孔、阱接触孔和控制栅接触孔中形成阱接触层9，在所述ILD介质层7上端和接触孔中淀积正面导电金属8(第四次曝光)，并进行光刻刻蚀，在所述外延基片1的背面(即下端)形成背面导电金属10并减薄，最终形成的器件如图2所示。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人本文档来自技高网...

【技术保护点】
1.一种屏蔽栅功率MOSFET器件，其特征在于，包括：一外延基片，在该外延基片的上端部内形成的屏蔽栅，该屏蔽栅被介电层包覆在沟槽内；在所述沟槽内位于屏蔽栅上端形成的控制栅；屏蔽栅引出处的沟槽内露出第二介电层表面，屏蔽栅引出处的沟槽开口形成U型结构；在所述外延基片的上端部内形成的阱，位于所述外延基片的上端部内所述阱的上端形成的源区，在所述控制栅和源区以及第二介电层的上端淀积的ILD介质层，在所述ILD介质层中分别形成的屏蔽栅引出接触孔、阱接触孔和控制栅接触孔；位于屏蔽栅引出接触孔、阱接触孔和控制栅接触孔内的阱接触层，在所述ILD介质层上端和接触孔中淀积的正面导电金属，在所述外延基片的背面形成的背面导电金属。

【技术特征摘要】
1.一种屏蔽栅功率MOSFET器件，其特征在于，包括：一外延基片，在该外延基片的上端部内形成的屏蔽栅，该屏蔽栅被介电层包覆在沟槽内；在所述沟槽内位于屏蔽栅上端形成的控制栅；屏蔽栅引出处的沟槽内露出第二介电层表面，屏蔽栅引出处的沟槽开口形成U型结构；在所述外延基片的上端部内形成的阱，位于所述外延基片的上端部内所述阱的上端形成的源区，在所述控制栅和源区以及第二介电层的上端淀积的ILD介质层，在所述ILD介质层中分别形成的屏蔽栅引出接触孔、阱接触孔和控制栅接触孔；位于屏蔽栅引出接触孔、阱接触孔和控制栅接触孔内的阱接触层，在所述ILD介质层上端和接触孔中淀积的正面导电金属，在所述外延基片的背面形成的背面导电金属。2.如权利要求1所述的器件，其特征在于：屏蔽栅引出处的沟槽宽度足够大，即该沟槽宽度大到当控制栅填充后填不满沟槽，在控制栅回刻后外延基片表面及屏蔽栅上方控制栅材质已经去除干净，使屏蔽栅能在接触孔刻蚀过程中被引线接出。3.一种屏蔽栅功率MOSFET器件制作方法，其特征在于，包括如下步骤：步骤1、准备一外延基片，该外延基片的上端淀积一层第一介电层，对所述外延基片进行沟槽光刻刻蚀，形成沟槽，并且使屏蔽栅引出处的沟槽宽度足够大；步骤2、在所述沟槽中形成侧壁介电层；步骤3、在已经形成的侧壁介电层中进行屏蔽栅填充并回刻至外延基片表面；步骤4、对所述屏蔽栅继续进行回刻，使屏蔽栅回刻至外延基片表面以下；步骤5、在所述沟槽内进行第二介电层...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31