薄膜晶体管及其制备方法技术

本发明专利技术提供一种薄膜晶体管及其制备方法，薄膜晶体管包括：一基板；一有源层设置在所述基板上，所述有源层包括沟道区、设置在所述沟道区两侧的一导体化区；一第一栅极设置在所述有源层上方，且所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；一第二栅极设置在所述第一栅极上方，且与所述第一栅极电连接，所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影。本发明专利技术的优点在于，利用第二栅极遮挡部分导体化区，形成轻掺杂区和重掺杂区，保证导体化区的氧空缺不会向沟道区内扩散，避免了短沟道效应造成的漏电流过高和稳定性差的问题。

Thin film transistors and their preparation methods

The invention provides a thin film transistor and a preparation method thereof. The thin film transistor includes a substrate; an active layer is arranged on the substrate, and the active layer includes a channel area and a conductor area on both sides of the channel area; a first gate is arranged above the active layer, and the first gate is projected on the substrate and the channel area is projected on the substrate. The positive projection on the substrate coincides; a second gate is arranged above the first gate and electrically connected with the first gate. The positive projection of the second gate on the substrate includes the positive projection of the channel area on the substrate. The advantages of the present invention are that the second gate is used to shield part of the conductor region, forming light doping region and heavy doping region, ensuring that the oxygen vacancy in the conductor region does not diffuse into the channel region, avoiding the problems of excessive leakage current caused by short channel effect and poor stability.

【技术实现步骤摘要】
薄膜晶体管及其制备方法
本专利技术涉及液晶显示领域，尤其涉及一种薄膜晶体管及其制备方法。
技术介绍
随着液晶显示器尺寸的不断增大，驱动频率也不断提高，传统非晶硅薄膜晶体管的电子迁移率(迁移率为单位电场下电子的平均漂移速度)很难满足需求，而且均一性差。铟镓锌氧化物(indiumgalliumzincoxide，IGZO)是一种含有铟、镓和锌的非晶氧化物，其具有高迁移率，载流子迁移率是非晶硅的20～30倍。以铟镓锌氧化物等半导体氧化物材料作为有源层的金属氧化物薄膜晶体管大大提高了薄膜晶体管对像素电极的充放电速率，具有高开态电流、低关态电流，可以迅速开关，提高像素的响应速度，实现更快的刷新率，且金属氧化物薄膜晶体管具有低的工艺温度、大的电子迁移率、优良的均匀性和表面平坦性等。其缺点在于，由于半导体氧化物对环境比较敏感，因此在稳定性方面性能较差。在薄膜晶体管中，顶栅(TopGate)结构相比于底栅(BottomGate)结构来说，寄生电容小，更适合在大尺寸中应用。现有顶栅结构中，在源/漏电极制作前，通常对半导体氧化物层进行导体化处理来保证源/漏电极与半导体层间良好的欧姆接触，而在半导体氧化物层在导体化处理后，会因后续工艺的高温以及等离子体轰击，导致该半导体氧化物层中已导体化的区域进一步导体化，导体化区域的氧空缺会向沟道内部扩散，使得沟道被缩短，产生短沟道效应。
技术实现思路
本专利技术所要解决的技术问题是，提供一种薄膜晶体管及其制备方法，其能够避免了短沟道效应造成的漏电流过高和稳定性差的问题。为了解决上述问题，本专利技术提供了一种薄膜晶体管，包括：一基板；一有源层，设置在所述基板上，所述有源层包括沟道区、设置在所述沟道区两侧的一导体化区，所述导体化区包括一轻掺杂区及设置在所述轻掺杂区外侧的一重掺杂区；一第一栅极，设置在所述有源层上方，且所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；一第二栅极，设置在所述第一栅极上方，且与所述第一栅极电连接，所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影。在一实施例中，所述第二栅极在所述基板上的正投影包含所述轻掺杂区在所述基板上的正投影。在一实施例中，所述第二栅极的宽度大于所述第一栅极的宽度。在一实施例中，所述第二栅极的宽度与所述第一栅极的宽度之差为1～10微米。在一实施例中，所述薄膜晶体管还包括一栅极绝缘层，所述栅极绝缘层覆盖所述有源层，所述第一栅极设置在所述栅极绝缘层表面。在一实施例中，所述薄膜晶体管还包括一钝化层，所述钝化层覆盖所述基板、所述有源层、所述栅极绝缘层及所述第一栅极，所述第二栅极设置在所述钝化层表面，并穿过所述钝化层与所述第一栅极电连接。在一实施例中，所述薄膜晶体管还包括一源漏极，所述源漏极穿过所述钝化层，与所述有源层的所述重掺杂区连接。本专利技术还提供一种上述的薄膜晶体管的制备方法，包括如下步骤：在所述有源层上方形成所述第一栅极，所述有源层与所述第一栅极对应的区域为一沟道区，所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；对所述有源层进行导体化处理，形成位于所述沟道区两侧的一导体化区；在所述第一栅极上方形成所述第二栅极，所述第一栅极与所述第二栅极电连接，且所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影；对所述有源层进行掺杂，在所述导体化区形成一设置在所述沟道区外侧的一轻掺杂区及设置在所述轻掺杂区外侧的一重掺杂区。在一实施例中，在形成所述第二栅极的步骤之前，所述制备方法还包括如下步骤：在所述基板、所述有源层及所述第一栅极表面形成一钝化层；在所述钝化层上开孔，形成贯通至所述有源层的一源区的一源极孔、贯通至所述有源层的一漏区的一漏极孔及贯通至所述第一栅极的一栅极孔；沉积一金属层，形成与所述有源层的所述源区的连接的一源极、与所述有源层的所述漏区的连接的一漏极及与所述第一栅极连接的所述第二栅极。本专利技术还提供一种上述的薄膜晶体管的制备方法，包括如下步骤：提供一基板；在所述基板上形成一有源层；在所述有源层上形成一栅极绝缘层；在所述栅极绝缘层上方形成一第一栅极，所述有源层与所述第一栅极对应的区域为一沟道区，所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；对所述有源层进行导体化处理，形成位于所述沟道区两侧的一导体化区；在所述基板、所述有源层、所述栅极绝缘层及所述第一栅极表面形成一钝化层；在所述钝化层上开孔，形成贯通至所述有源层的一源区的一源极孔、贯通至所述有源层的一漏区的一漏极孔及贯通至所述第一栅极的一栅极孔；沉积一金属层，形成与所述有源层的所述源区连接的一源极、与所述有源层的所述漏区连接的一漏极及与所述第一栅极连接的一第二栅极，所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影；对所述有源层进行掺杂，在所述导体化区形成一设置在所述沟道区外侧的一轻掺杂区及设置在所述轻掺杂区外侧的一重掺杂区。本专利技术的优点在于，在有源层之上增加了第二栅极，利用第二栅极遮挡部分导体化区，进而形成轻掺杂区和重掺杂区，保证导体化区的氧空缺不会向沟道区内部扩散，避免了短沟道效应造成的漏电流过高和稳定性差的问题。附图说明图1A～图1J是本专利技术薄膜晶体管的制备方法的一实施例的工艺流程图；图2是本专利技术薄膜晶体管的一实施例的结构示意图。具体实施方式下面结合附图对本专利技术提供的薄膜晶体管及其制备方法的具体实施方式做详细说明。图1A～图1J是本专利技术薄膜晶体管的制备方法的一实施例的工艺流程图，在该实施例中，本专利技术薄膜晶体管的制备方法包括如下步骤。请参阅图1A，提供一基板100。所述基板100可包括硬质基板例如玻璃基板与陶瓷基板、可挠式基板(flexiblesubstrate)例如塑胶基板或其他适合材料所形成的基板。例如，在本实施例中，所述基板100为玻璃基板。在本步骤之后，还包括一在所述基板100上形成缓冲层101的步骤。所述缓冲层101可以为氮化硅或者氧化硅材质，其形成方法可以为化学气相沉积法(CVD)。请参阅图1B，在所述基板100上形成一有源层102。在本实施例中，在所述缓冲层101上形成所述有源层102。所述有源层102可以采用半导体氧化物材料制作而成，所述半导体氧化物材料包括但不限于铟镓锌氧化物。具体地说，在缓冲层101上采用沉积等方法形成半导体氧化物层，图形化所述半导体氧化物层，形成有源层102。请参阅图1C，在所述有源层102上形成一栅极绝缘层103。具体地说，在本实施例中，使用化学气相沉积的方法在所述缓冲层101及所述有源层102上沉积并图形化形成栅极绝缘层103。其中，所述栅极绝缘层103包括但不限于二氧化硅层或三氧化二铝层。请参阅图1D，在所述栅极绝缘层103上形成一第一栅极104。具体地说，在本实施例中，在所述缓冲层101、所述有源层102及所述栅极绝缘层103上沉积一金属层(附图中未绘示)，图形化所述金属层，进而形成所述第一栅极104。形成所述第一栅极104的材料包括但不限于钼或铝。所述有源层102与所述第一栅极104对应的区域为一沟道区A。所述第一栅极104在所述基板100上的正投影与所述沟道区A在所述基板100上的正投影重合，即所述第一栅极104设置在所述沟道区A的正上方。其本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，其特征在于，包括：一基板；一有源层，设置在所述基板上，所述有源层包括沟道区、以及设置在所述沟道区两侧的一导体化区，所述导体化区包括一轻掺杂区及设置在所述轻掺杂区外侧的一重掺杂区；一第一栅极，设置在所述有源层上方，且所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；以及一第二栅极，设置在所述第一栅极上方，且与所述第一栅极电连接，所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影。

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：一基板；一有源层，设置在所述基板上，所述有源层包括沟道区、以及设置在所述沟道区两侧的一导体化区，所述导体化区包括一轻掺杂区及设置在所述轻掺杂区外侧的一重掺杂区；一第一栅极，设置在所述有源层上方，且所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；以及一第二栅极，设置在所述第一栅极上方，且与所述第一栅极电连接，所述第二栅极在所述基板上的正投影包含所述沟道区在所述基板上的正投影。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二栅极在所述基板上的正投影包含所述轻掺杂区在所述基板上的正投影。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二栅极的宽度大于所述第一栅极的宽度。4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二栅极的宽度与所述第一栅极的宽度之差为1～10微米。5.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括一栅极绝缘层，所述栅极绝缘层覆盖所述有源层，所述第一栅极设置在所述栅极绝缘层表面。6.根据权利要求5所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括一钝化层，所述钝化层覆盖所述基板、所述有源层、所述栅极绝缘层及所述第一栅极，所述第二栅极设置在所述钝化层表面，并穿过所述钝化层与所述第一栅极电连接。7.根据权利要求6所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括一源漏极，所述源漏极穿过所述钝化层，与所述有源层的所述重掺杂区连接。8.一种权利要求1～7任意一项所述的薄膜晶体管的制备方法，其特征在于，包括如下步骤：在所述有源层上方形成所述第一栅极，所述有源层与所述第一栅极对应的区域为一沟道区，所述第一栅极在所述基板上的正投影与所述沟道区在所述基板上的正投影重合；对所述有源层进行导体化处理，形成位于所述沟道区两侧的一导体化区...

【专利技术属性】
技术研发人员：翟玉浩，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44