半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，包括位于衬底上的一个或多个半导体鳍片；位于鳍片上的栅极结构；位于鳍片中在栅极结构至少一侧的有源区；以及至少覆盖有源区的层间电介质层；在层间电介质层和栅极结构之上形成硬掩模层；通过刻蚀形成在有源区上方的穿过硬掩膜层并延伸到有源区的接触孔；在接触孔的底部沉积第一金属硅化物层；在接触孔的侧壁上形成侧壁电介质层。由于在接触孔的底部设置金属硅化物层，能够接触电阻，在接触孔的侧壁上形成的侧壁电介质层能够有效避免接触件与栅极之间的漏电现象发生，并减小接触件与栅极之间的寄生电容，能够提高半导体装置的性能。

Semiconductor Device and Its Manufacturing Method

The invention discloses a semiconductor device and a manufacturing method thereof, and relates to the technical field of semiconductors. The method includes: providing a substrate structure, including one or more semiconductor fins on the substrate; a gate structure on the fin; an active region on at least one side of the grid structure in the fin; and an interlayer dielectric layer covering at least the active region; forming a hard mask layer over the interlayer dielectric layer and the gate structure; and forming a hard mask layer over the active region by etching. The mask layer extends to the contact hole in the active area; the first metal silicide layer is deposited at the bottom of the contact hole; and the side dielectric layer is formed on the side wall of the contact hole. Because the metal silicide layer at the bottom of the contact hole can contact resistance, the side wall dielectric layer formed on the side wall of the contact hole can effectively avoid the leakage between the contact part and the gate, and reduce the parasitic capacitance between the contact part and the gate, which can improve the performance of the semiconductor device.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及半导体装置及其制造方法。
技术介绍
鳍式场效应晶体管(FinField-EffectTransistor，简称为FinFET)是一种新的互补式金氧半导体(CMOS)晶体管，具有较好的短沟道效应控制能力、较高的驱动电流和较低的耗电量，具有功耗低，面积小的优点，其有希望延续摩尔定律，已经开始14纳米节点推进。目前，在鳍式场效应晶体管形成有源区的接触件的工艺中，通常采用自对准技术刻蚀出到达有源区的接触孔，并在接触孔中填充导电材料，形成接触件。在接触关键尺寸小于或等于24nm时，在接触孔内填充导电材料形成接触件后，接触件与源极或漏极之间的接触电阻变大，容易发生栅极与接触件之间的漏电现象，并且接触件与栅极之间的寄生电容较小，影响产品的质量。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。本专利技术一个实施例的目的之一是：提供一种半导体装置的制造方法。本专利技术一个实施例的目的之一是：提供一种半导体装置，从而减小接触件与源极和漏极之间接触电阻以及接触件与栅极之间的寄生电容。根据本专利技术的第一方法，提供了一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的一个或多个半导体鳍片；位于所述鳍片上的栅极结构；位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；在所述层间电介质层和所述栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩膜层并延伸到所述有源区的接触孔；在所述接触孔的底部沉积第一金属硅化物层；在所述接触孔的侧壁上形成侧壁电介质层。在一些实施例中，以导电材料填充所述接触孔以形成到所述第一金属硅化物层的接触件。在一些实施例中，所述在所述接触孔的侧壁上形成侧壁电介质层的步骤包括：通过沉积工艺在所述接触孔的侧壁、所述第一金属硅化物层和所述硬掩模层上形成低K材料层；对所述低K材料层进行刻蚀处理，去除在所述硬掩模层上的以及在所述第一金属硅化物层上的低K材料层；其中，在所述接触孔的侧壁上保留的低K材料层作为所述侧壁电介质层。在一些实施例中，所述去除在所述第一金属硅化物层上的低K材料层的步骤包括：在形成低K材料层之后，对所述接触孔侧壁上的低K材料层进行表面刻蚀处理，并以其作为掩模刻蚀在所述第一金属硅化物层上的低K材料层。在一些实施例中，在对所述低K材料层进行刻蚀处理之后，所述方法还包括：在所述第一金属硅化物层上沉积第二金属硅化物层。在一些实施例中，在所述接触孔的侧壁上保留的低K材料层的厚度为2－10nm；所述第一金属硅化物层的厚度为1－3nm，所述第二金属硅化物层的厚度为1－2nm。在一些实施例中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述第一金属硅化物层和所述第二金属硅化物层的材料包括：钛硅化合物。在一些实施例中，所述接触孔的深度为5－30nm，所述接触孔的宽度为30－40nm。在一些实施例中，所述栅极结构包括：包绕所述鳍片的至少一部分的栅极电介质；在所述栅极电介质上的金属栅极；以及在所述金属栅极两侧的间隔物。在一些实施例中，去除所述图案化的掩模。根据本专利技术的第二方面，提供一种半导体装置，包括：半导体衬底；位于所述半导体衬底上的一个或多个鳍片；位于所述鳍片上的栅极结构；位于所述鳍片上在所述栅极结构两侧的源极和漏极；覆盖在所述源极和所述漏极上的层间电介质层；以及在所述层间电介质层和所述栅极结构上的硬掩模层；在所述源极或所述漏极上方穿过所述硬掩膜层并延伸到所述源极或所述漏极的接触孔；在所述接触孔的侧壁上的低K材料层；在所述接触孔的底部沉积成的金属硅化物层；在所述接触孔中接触所述金属硅化物层的金属连接件。在一些实施例中，所述低K材料层的材料包括：SiCON、SiBOCN、SiCN；所述低K材料层的k值为3－5；所述金属硅化物层的材料包括：钛硅化合物。在一些实施例中，所述栅极结构为高k金属栅极结构。在一些实施例中，所述接触孔的深度为3－30nm，所述接触孔的宽度为30－40nm。在一些实施例中，所述低K材料层的厚度为2－10nmm，k值为3－5；所述金属硅化物层的厚度为1.5－5nm。本专利技术中，在接触孔的底部沉积金属硅化物层，在接触孔的侧壁上形成侧壁电介质层，金属硅化物层能够减小接触件与源极和漏极之间的接触电阻，侧壁电介质层能够有效避免接触件与栅极之间的漏电现象发生，并且，由于添加了侧壁电介质层，减小了接触件与栅极之间的寄生电容，能够提高半导体装置的性能。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是示出根据本专利技术一些实施例的半导体装置的制造方法的流程图。图2是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。图3是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。图4是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。图5是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。图6是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。图7是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。下文中的“第一”、“第二”等，仅仅为描述上相区别，并没有其它特殊的含义。图1是示出根据本专利技术一些实施例的半导体装置的制造方法的流程图。图2至图7分别是示意性地示出根据本专利技术一些实施例的半导体装置的制造过程中的若干阶段的结构的横截面示意图。下面结合图1以及图2至图7描述本专利技术实施例的半导体装置的制造过程。步骤S11，提供衬底结构，衬底结构包括：衬底，位于衬底上的一个或多个半导体鳍片。如图2、3所示，衬底结构包括：衬底(例如硅衬底)20、位于该衬底20上的2个鳍片22、23，鳍片的材料可以为硅。位于鳍片上的栅极本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的一个或多个半导体鳍片；位于所述鳍片上的栅极结构；位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；在所述层间电介质层和所述栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩膜层并延伸到所述有源区的接触孔；在所述接触孔的底部沉积第一金属硅化物层；在所述接触孔的侧壁上形成侧壁电介质层。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括以下步骤：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的一个或多个半导体鳍片；位于所述鳍片上的栅极结构；位于所述鳍片中在所述栅极结构至少一侧的有源区；以及至少覆盖所述有源区的层间电介质层；在所述层间电介质层和所述栅极结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成在所述有源区上方的穿过所述硬掩膜层并延伸到所述有源区的接触孔；在所述接触孔的底部沉积第一金属硅化物层；在所述接触孔的侧壁上形成侧壁电介质层。2.如权利要求1所述的方法，其特征在于，还包括：以导电材料填充所述接触孔以形成到所述第一金属硅化物层的接触件。3.如权利要求1所述的方法，其特征在于，所述在所述接触孔的侧壁上形成侧壁电介质层的步骤包括：通过沉积工艺在所述接触孔的侧壁、所述第一金属硅化物层和所述硬掩模层上形成低K材料层；对所述低K材料层进行刻蚀处理，去除在所述硬掩模层上的以及在所述第一金属硅化物层上的低K材料层；其中，在所述接触孔的侧壁上保留的低K材料层作为所述侧壁电介质层。4.如权利要求3所述的方法，其特征在于，所述去除在所述第一金属硅化物层上的低K材料层的步骤包括：在形成低K材料层之后，对所述接触孔侧壁上的低K材料层进行表面刻蚀处理，并以其作为掩模刻蚀在所述第一金属硅化物层上的低K材料层。5.如权利要求3所述的方法，其特征在于，在对所述低K材料层进行刻蚀处理之后，所述方法还包括：在所述第一金属硅化物层上沉积第二金属硅化物层。6.如权利要求5所述的方法，其特征在于，还包括：所述在所述接触孔的侧壁上保留的低K材料层的厚度为2－10nm；所述第一金属硅化物层的厚度为1－3nm，所述第二金属硅化物层的厚度为1－2nm。7.如权利要求5所述的方法，其...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31