半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，涉及半导体技术领域。该制造方法包括：提供半导体结构，该半导体结构包括：半导体衬底和在该半导体衬底上的栅极结构；在该半导体衬底上且在该栅极结构的至少一侧形成多晶材料层；对该多晶材料层执行非晶化处理，使得该多晶材料层变为非晶材料层；对该非晶材料层执行掺杂，以在该非晶材料层中掺入掺杂物；以及执行退火处理，使得该掺杂物进入半导体衬底以在非晶材料层下方形成源极和/或漏极。本发明专利技术可以将使得掺杂物在扩散的过程中更加均匀，因此可以提高SRAM器件的维持电流的均匀性。

Semiconductor Devices and Their Manufacturing Methods

The invention discloses a semiconductor device and a manufacturing method thereof, which relates to the field of semiconductor technology. The manufacturing method includes: providing a semiconductor structure, which includes: a semiconductor substrate and a gate structure on the semiconductor substrate; forming a polycrystalline material layer on the semiconductor substrate and at least one side of the gate structure; performing amorphous treatment on the polycrystalline material layer so that the polycrystalline material layer becomes an amorphous material layer; and doping the amorphous material layer. The dopant is doped in the amorphous material layer and annealed so that the dopant enters the semiconductor substrate to form source and/or drain poles below the amorphous material layer. The invention can make the dopant more uniform in the diffusion process, thereby improving the uniformity of the maintenance current of the SRAM device.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体
，特别涉及一种半导体器件及其制造方法。
技术介绍
在SRAM设计中，维持电流(standbycurrent)非常重要的因素，它相当于器件在不工作时的漏电流。维持电流的电流值越小越好。除了电流值，SRAM的维持电流的分布越均匀越好。目前，SRAM一般采用NMOS(N-channelMetalOxideSemiconductor，N型沟道金属氧化物半导体)器件作为PD(PullDown，下拉)晶体管和PG(PassGate，通过门)晶体管。在现有技术中，在制造NMOS器件过程中，可以在源极和漏极区域之上形成一层薄多晶硅层，然后将磷从该多晶硅层扩散到硅中以形成源极和漏极。但是这样的制造工艺将导致SRAM的维持电流的不均匀。例如，如图10所示，在现有的NMOS器件中，在硅衬底90之上形成有栅极电介质层911、栅极912和间隔物层913。在栅极两侧形成有多晶硅层940，其中，磷从多晶硅层940扩散到硅衬底90中形成源极91和漏极92。该多晶硅层940可以作为源极91和漏极92与接触件(图中未示出)的连接部分。但是，利用图10所示的NMOS器件制造的SRAM的维持电流的分布情况是比较差的。例如如图9所示，图9示出了具有4M(兆)SRAM的维持电流的分布图，其中，曲线(1)示出了利用现有的半导体器件(例如NMOS器件)制造的SRAM的维持电流的分布情况。从曲线(1)可以看出，现有的SRAM的维持电流的均匀性是比较差的。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。本专利技术一个实施例的目的之一是：提供一种半导体器件的制造方法，从而能够提高器件的维持电流的均匀性。根据本专利技术的第一方面，提供了一种半导体器件的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底和在所述半导体衬底上的栅极结构；在所述半导体衬底上且在所述栅极结构的至少一侧形成多晶材料层；对所述多晶材料层执行非晶化处理，使得所述多晶材料层变为非晶材料层；对所述非晶材料层执行掺杂，以在所述非晶材料层中掺入掺杂物；以及执行退火处理，使得所述掺杂物进入所述半导体衬底以在所述非晶材料层下方形成源极和/或漏极。在一个实施例中，对所述多晶材料层执行非晶化处理的步骤包括：对所述多晶材料层执行第一离子注入以使所述多晶材料层被非晶化；其中，所述第一离子注入所注入的离子包括：砷离子。在一个实施例中，在执行所述第一离子注入的过程中，根据所述多晶材料层的厚度确定所述第一离子注入的注入能量，使得所述第一离子注入能够将所述多晶材料层非晶化，并且所注入的离子注入深度不超过所述多晶材料层。在一个实施例中，所述第一离子注入的注入能量的范围为5KeV至50KeV；所述第一离子注入的注入剂量的范围为1×1013atom/cm2至1×1016atom/cm2。在一个实施例中，所述多晶材料层的厚度为至在一个实施例中，所述退火处理为快速热退火工艺。在一个实施例中，所述快速热退火工艺的退火温度范围为950℃至1100℃；所述快速热退火工艺的退火时间范围为5秒至20秒。在一个实施例中，所述多晶材料层为多晶硅；所述非晶材料层为非晶硅。在一个实施例中，在所述半导体衬底上且在所述栅极结构的至少一侧形成多晶材料层的步骤包括：在所述半导体衬底上且分别在所述栅极结构的两侧形成多晶材料层；执行退火处理，使得所述掺杂物进入所述半导体衬底以在所述非晶材料层下方形成源极和/或漏极的步骤包括：执行退火处理使得所述掺杂物扩散进入所述半导体衬底，以在所述非晶材料层的下方、在所述半导体衬底中且分别在所述栅极结构的两侧形成源极和漏极。在一个实施例中，在提供所述半导体结构的步骤中，所述栅极结构包括：在所述半导体衬底上的栅极电介质层、在所述栅极电介质层上的栅极以及分别在所述栅极两侧的侧面上的间隔物层；其中，在形成所述多晶材料层的步骤中，所述间隔物层将所述多晶材料层与所述栅极隔离开。在一个实施例中，对所述非晶材料层执行掺杂的步骤包括：对所述非晶材料层执行第二离子注入以在所述非晶材料层中注入掺杂物。在一个实施例中，在提供所述半导体结构的步骤中，所述半导体衬底包括：阱区，其中，所述栅极结构在所述阱区之上；其中，所述阱区为P型，所述掺杂物为N型掺杂物；或者，所述阱区为N型，所述掺杂物为P型掺杂物。在本专利技术实施例的上述制造方法中，对在半导体衬底上形成的多晶材料层执行非晶化处理，使得该多晶材料层变为非晶材料层，然后对非晶材料层执行掺杂，以在非晶材料层中掺入掺杂物。在执行退火处理过程中，掺杂物会通过非晶材料层的扩散路径进入半导体衬底以形成源极和漏极。由于与多晶材料层相比，非晶材料层的晶粒更小，晶界更多，而该晶界作为掺杂物的扩散路径，因此扩散路径更多。这将使得掺杂物在扩散的过程中更加均匀，因此可以提高器件的维持电流的均匀性。根据本专利技术的第二方面，提供了一种半导体器件，包括：半导体衬底；在所述半导体衬底上的栅极结构；在所述半导体衬底上且在所述栅极结构的至少一侧的非晶材料层；以及在所述非晶材料层下方且在所述半导体衬底中的源极和/或漏极。在一个实施例中，所述非晶材料层包含：砷。在一个实施例中，所述非晶材料层的厚度为至在一个实施例中，所述非晶材料层为非晶硅。在一个实施例中，所述非晶材料层包括：在所述半导体衬底上且分别在所述栅极结构的两侧的非晶材料层；所述源极和/或所述漏极包括：在所述非晶材料层的下方、在所述半导体衬底中且分别在所述栅极结构的两侧的源极和漏极。在一个实施例中，所述栅极结构包括：在所述半导体衬底上的栅极电介质层、在所述栅极电介质层上的栅极以及分别在所述栅极两侧的侧面上的间隔物层；其中，所述间隔物层将所述多晶材料层与所述栅极隔离开。在一个实施例中，所述半导体衬底包括：阱区，其中，所述栅极结构在所述阱区之上；其中，所述阱区为P型，所述源极和所述漏极为N型；或者所述阱区为N型，所述源极和所述漏极为P型。在本专利技术实施例的上述半导体器件中，由于在源极和漏极之上采用了非晶材料层，可以使得掺杂物的扩散更加均匀，因此可以提高器件的维持电流的均匀性。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1是示出根据本专利技术一个实施例的半导体器件的制造方法的流程图。图2是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图3是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图4是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图5是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图6是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图7是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段的结构的横截面图。图8是示意性地示出根据本专利技术一个实施例的半导体器件的制造过程中一个阶段本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：半导体衬底和在所述半导体衬底上的栅极结构；在所述半导体衬底上且在所述栅极结构的至少一侧形成多晶材料层；对所述多晶材料层执行非晶化处理，使得所述多晶材料层变为非晶材料层；对所述非晶材料层执行掺杂，以在所述非晶材料层中掺入掺杂物；以及执行退火处理，使得所述掺杂物进入所述半导体衬底以在所述非晶材料层下方形成源极和/或漏极。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：半导体衬底和在所述半导体衬底上的栅极结构；在所述半导体衬底上且在所述栅极结构的至少一侧形成多晶材料层；对所述多晶材料层执行非晶化处理，使得所述多晶材料层变为非晶材料层；对所述非晶材料层执行掺杂，以在所述非晶材料层中掺入掺杂物；以及执行退火处理，使得所述掺杂物进入所述半导体衬底以在所述非晶材料层下方形成源极和/或漏极。2.根据权利要求1所述的方法，其特征在于，对所述多晶材料层执行非晶化处理的步骤包括：对所述多晶材料层执行第一离子注入以使所述多晶材料层被非晶化；其中，所述第一离子注入所注入的离子包括：砷离子。3.根据权利要求2所述的方法，其特征在于，在执行所述第一离子注入的过程中，根据所述多晶材料层的厚度确定所述第一离子注入的注入能量，使得所述第一离子注入能够将所述多晶材料层非晶化，并且所注入的离子注入深度不超过所述多晶材料层。4.根据权利要求2所述的方法，其特征在于，所述第一离子注入的注入能量的范围为5KeV至50KeV；所述第一离子注入的注入剂量的范围为1×1013atom/cm2至1×1016atom/cm2。5.根据权利要求1所述的方法，其特征在于，所述多晶材料层的厚度为至6.根据权利要求1所述的方法，其特征在于，所述退火处理为快速热退火工艺。7.根据权利要求6所述的方法，其特征在于，所述快速热退火工艺的退火温度范围为950℃至1100℃；所述快速热退火工艺的退火时间范围为5秒至20秒。8.根据权利要求1所述的方法，其特征在于，所述多晶材料层为多晶硅；所述非晶材料层为非晶硅。9.根据权利要求1所述的方法，其特征在于，在所述半导体衬底上且在所述栅极结构的至少一侧形成多晶材料层的步骤包括：在所述半导体衬底上且分别在所述栅极结构的两侧形成多晶材料层；执行退火处理，使得所述掺杂物进入所述半导体衬底以在所述非晶材料层下方形成源极和/或漏极的步骤包括：执行退火处理使得所述掺杂物扩散进入所述半导体衬底，以在所述非晶材料层的下方、在所述半导体衬底中且分别在所述栅极结构...

【专利技术属性】
技术研发人员：魏琰，宋化龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31