半导体器件制造技术

本实用新型专利技术提供一种半导体器件，包括：具有多个有源区的基板，其中，有源区开设有栅极沟槽并深入至有源区；P型阱层的表层设置有N型轻掺杂层，包括漏极区域和源极区域，源极区域包括掺杂P型掺杂离子且贴近沟槽的N型可调变轻掺杂区，位于相邻的阵列场效应晶体管的栅极沟槽之间的N型轻掺杂层，且漏极区域厚度大于源极区域厚度；晶体管隔离结构设置在有源区之间，源极区域包括位于晶体管隔离结构与有源区的栅极沟槽之间的N型轻掺杂层；栅极绝缘氧化层形成在沟槽的表面和源极区域的表面，相接晶体管隔离结构；栅极金属层设置在栅极沟槽底部。实施本实用新型专利技术，能够在提高晶体管的导通电流的同时不增加读取字位讯号的误判率。

【技术实现步骤摘要】
半导体器件
本技术涉及半导体
，尤其涉及一种半导体器件。
技术介绍
在DRAM(DynamicRandomAccessMemory，动态随机存取存储器)工艺结构中，最小存储单元是一个晶体管和一个存储电容组成，如图1所示，当所选择的WL(wordline，字线)线路是导通时，晶体管MOSFET(metallicoxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)导通，即可从BL(Bitline，位线)线路上读取存储在电容器storagecapacitor上的位信息，即读取讯号。在DRAM工艺技术发展上，存储单元通过达到最大的集成密度来降低生产成本及提高存储器单元操作速度，在制作存储单元的过程中MOSFET通常会使用沟槽型结构设计。如图2所示，MOSFET从下至上包括：P型硅衬底部110、深N型阱层120、N型阱区130、绝缘隔绝区140、P型阱层150、Gate生长绝缘氧化层160、Gate金属层170、N型重掺杂区180和字线金属层190；其中，N型重掺杂区180包括漏极区域181和源极区域182。字线金属层109深入沟本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：基板，具有多个有源区，其中，所述有源区开设有栅极沟槽并深入至所述有源区的P型阱层的一部分；所述P型阱层的表层设置有N型轻掺杂层且掺杂有N型掺杂离子，所述N型轻掺杂层包括漏极区域和源极区域，所述源极区域包括掺杂有P型掺杂离子且贴近所述沟槽的N型可调变轻掺杂区，且所述漏极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层，且所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度；晶体管隔离结构，设置在所述有源区之间，以隔离所述有源区，且所述源极区域包括位于所述晶体管隔离结构与所述有源区的栅极沟槽之间的N型轻掺杂层；栅极绝缘...

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基板，具有多个有源区，其中，所述有源区开设有栅极沟槽并深入至所述有源区的P型阱层的一部分；所述P型阱层的表层设置有N型轻掺杂层且掺杂有N型掺杂离子，所述N型轻掺杂层包括漏极区域和源极区域，所述源极区域包括掺杂有P型掺杂离子且贴近所述沟槽的N型可调变轻掺杂区，且所述漏极区域包括位于相邻的阵列场效应晶体管的所述栅极沟槽之间的N型轻掺杂层，且所述N型轻掺杂层在所述漏极区域的厚度大于所述N型轻掺杂层在所述源极区域的厚度；晶体管隔离结构，设置在所述有源区之间，以隔离所述有源区，且所述源极区域包括位于所述晶体管隔离结构与所述有源区的栅极沟槽之间的N型轻掺杂层；栅极绝缘氧化层，形成在所述沟槽的表面和所述源极区域的表面，并与所述晶体管隔离结构相接，且设在所述栅极沟槽的表面的所述栅极绝缘氧化层与所述源极区域的所述N型可调变轻掺杂区相接；栅极金属层，设置在所述栅极沟槽底部且在所述栅极绝缘氧化层上。2.如权利要求1所述的半导体器件，其特征在...

【专利技术属性】
技术研发人员：蔡宗叡，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34