一种半导体芯片引脚成型缺陷检测的方法技术

本发明专利技术公开了一种半导体芯片引脚成型缺陷检测的方法，利用机器视觉的优势，根据上位机触发信号，采集待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；根据半导体引线框架的共性特点找到每一工步ROI区域；在每一工步ROI区域内计算芯片数量、并找到每一芯片的ROI区域；再在每一芯片的ROI区域内计算芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距、跨度信息；与模板信息对比后，向上位机反馈检测结果。本发明专利技术通过这种逐层找到ROI区域再进行相关的待检项目检测的方法，极大降低算法的复杂度，提高算法效率，使得半导体芯片在切筋成型工序中是否有成型缺陷能得到快速、稳定的全部检测。

【技术实现步骤摘要】
一种半导体芯片引脚成型缺陷检测的方法
本专利技术属于半导体芯片制造领域，特别是半导体芯片切筋成型制程中产品合格检测的一种检测方法。
技术介绍
在半导体芯片制造过程中，尤其是切筋成型制程中，可能因模具尺寸、冲切压力、灰尘等各方面因素造成芯片成型后尺寸不合格。采用传统抽检的方法，会受到人为因素的影响导致检测结果不准确，检测工作量大，且抽检发现问题时不能及时停机维护。现有的针对半导体芯片切筋成型制程中产品合格视觉检测技术，因大多数视觉开发人员对半导体芯片制造的工艺不熟悉，缺少对半导体引线框架的共性了解。大多采用模板匹配技术，计算效率低，对于高速切筋成型设备只能采取抽检的方法，不能达到全检的效果。或针对特种类型的半导体芯片进行软件设计，对其他品种的检测适应性差。本专利技术的方法，在充分了解半导体引线框架的共性的基础上，总结出一种逐层找ROI区域的方法，能适应市场所有主流产品的检测，且算法速度快、效率高，可用于半导体高速切筋成型设备的产品全检。
技术实现思路
为了解决半导体芯片在切筋成型制程中产品能达到全检，且通用于各种类型的产品，本专利技术提供了一种半导体芯片引脚成型缺陷检测的方法。为实现上述技本文档来自技高网...

【技术保护点】
1.一种半导体芯片引脚成型缺陷检测的方法，其特征在于，所述方法包括以下步骤：步骤S1：提供待测区域以及该待测区域所用的上位机；步骤S2：根据所述上位机触发信号，采集所述待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；步骤S3：对所述灰度化图像信息，根据半导体引线框架的共性特点找到每一工步ROI区域；步骤S4：计算所述每一工步ROI区域内芯片数量，并找到每一芯片的ROI区域；步骤S5：在所述每一芯片的ROI区域内计算芯片信息；步骤S6：将所述芯片数量和所述芯片信息分别与模版信息对比后，向所述上位机反馈检测结果。

【技术特征摘要】
1.一种半导体芯片引脚成型缺陷检测的方法，其特征在于，所述方法包括以下步骤：步骤S1：提供待测区域以及该待测区域所用的上位机；步骤S2：根据所述上位机触发信号，采集所述待测区域图像信息，并经过灰度化和去噪处理得到待处理的灰度化图像信息；步骤S3：对所述灰度化图像信息，根据半导体引线框架的共性特点找到每一工步ROI区域；步骤S4：计算所述每一工步ROI区域内芯片数量，并找到每一芯片的ROI区域；步骤S5：在所述每一芯片的ROI区域内计算芯片信息；步骤S6：将所述芯片数量和所述芯片信息分别与模版信息对比后，向所述上位机反馈检测结果。2.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S2的具体步骤为，根据所述上位机发送的检测开始命令，工业相机采集检测区域的图像信息并转化为灰度化图像信息，再通过均值滤波得到待处理的图像信息。3.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法，其特征在于：所述S3的具体步骤为，根据所有引线框架中共有的芯片间具有矩形分...

【专利技术属性】
技术研发人员：陈小飞，汪昌来，谢政华，
申请(专利权)人：安徽大华半导体科技有限公司，
类型：发明
国别省市：安徽,34