半导体封装结构制造技术

本实用新型专利技术涉及一种半导体封装结构。所述半导体封装结构包括：预制的导电部分；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管(MOSFET)；以及耦接到所述两个或更多个MOSFET的背面金属；其中所述导电部分可耦接到所述背面金属，并且可被配置为在所述两个或更多个MOSFET的工作期间将所述两个或更多个MOSFET电耦接在一起。本实用新型专利技术解决的一个技术问题是改进半导体封装。本实用新型专利技术实现的一个技术效果是提供改进的半导体封装。

【技术实现步骤摘要】
半导体封装结构本申请是申请日为2017年8月18日、申请号为201721037508.4，技术名称为“半导体封装结构”的技术专利申请的分案申请。
本文件的各方面整体涉及半导体封装结构。
技术介绍
通常，通过蒸镀或溅射来对半导体管芯实施背面金属化。背面金属化通常有助于焊料附接和传热装置在在半导体管芯封装方面的应用。
技术实现思路
本技术解决的一个技术问题是改进半导体封装。半导体封装结构的实施方式可包括：预制的导电部分；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管(MOSFET)；以及耦接到所述两个或更多个MOSFET的背面金属；其中所述导电部分可耦接到所述背面金属，并且可被配置为在所述两个或更多个MOSFET的工作期间将所述的两个或多个MOSFET电耦接在一起。半导体封装结构的实施方式可包括以下各项中的一者、全部或任何一者：可通过将导电部分耦接到背面金属来减小所述的两个或更多个MOSFET的导通电阻。在晶圆的加工期间，导电部分可能不会形成为背面金属的一部分。导电部分的厚度可在25微米至125微米之间。导电部分可包括铜、铝、银、金、钛中的一种，以及它们的任何组合。导电部分可包括铜。导电部分可以使用银烧结膏、焊料、导电环氧树脂，或者它们的任何组合耦接到背面金属。背面金属可以包括钛、镍和银合金。本技术实现的一个技术效果是提供改进的半导体封装。对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。根据本技术的一个方面，提供了一种半导体封装结构，其特征在于：预制的导电部分，包括铝和铜中的一个；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管MOSFET；以及耦接到所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的背面金属；其中所述导电部分耦接到所述背面金属，并且被配置为在所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的工作期间将所述两个或更多个MOSFET电耦接在一起。在一个实施例中，通过将所述导电部分耦接到所述背面金属来减小所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的导通电阻。在一个实施例中，在晶圆的加工期间所述导电部分不形成为所述背面金属的一部分。在一个实施例中，所述导电部分的厚度在25微米至125微米之间。在一个实施例中，所述导电部分使用银烧结膏、焊料、导电环氧树脂及其任何组合中的一者耦接到所述背面金属。在一个实施例中，所述背面金属包括钛、镍和银合金。根据本技术的一个方面，提供了一种半导体封装结构，其特征在于：预制的导电部分，包括铝和铝合金中的一个；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管MOSFET；以及耦接到所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的背面金属；其中所述导电部分耦接到所述背面金属，并且被配置为在所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的工作期间将所述两个或更多个MOSFET电耦接在一起。根据本技术的一个方面，提供了一种半导体封装结构，其特征在于：预制的导电部分，包括铜和铜合金中的一个；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管MOSFET；以及耦接到所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的背面金属；其中所述导电部分耦接到所述背面金属，并且被配置为在所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的工作期间将所述两个或更多个MOSFET电耦接在一起。附图说明将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：图1是附接到管芯以用于散热的金属盖的常规用法的前视图；图2是具有耦接到铜框架的一对金属氧化物半导体场效应晶体管(MOSFET)的半导体封装的实施方式的前视图；图3A-3D示出了制作图2所示的半导体封装实施方式的方法的实施方式；图4是具有耦接到一对MOSFET的铜框架的半导体封装的实施方式的前视图；图5A-5D示出了制作图4所示的半导体封装的方法的实施方式；图6A-6C示出了常规MOSFET半导体封装的电阻；图7A-7B是示出半导体封装实施方式的导通电阻的可能的降低的曲线图；并且图8A示出了用于半导体封装的实施方式的可行性研究的参数和结果。具体实施方式本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期半导体封装的许多另外的部件、组装工序和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本技术公开了具体实施方式，但是此类实施方式和实施组件可包括符合预期操作和方法的本领域已知用于此类半导体封装以及实施组件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。参见图1，示出了具有用于将热量从硅管芯6传递走的金属盖4的常规设备2。金属盖4充当通过传导将热量从硅管芯6吸走的散热板。金属盖4可涂覆有电绝缘材料，使得一旦将封装安装在母板上，用户便不能接触具有安全隐患的带电部件。参见图2，示出了如本文公开内容的半导体封装8的实施方式。在这种实施方式中，在硅晶圆14上的管芯10电耦接到充当导电部分的铜框架18，所述管芯包括两个或更多个金属氧化物半导体场效应晶体管(MOSFET)12。管芯10在硅晶圆14和铜框架18之间具有背面金属化16。在本公开中，半导体封装的基本特征和新颖特征之一是导电部分在MOSFET之间形成了完整的电路，因此在MOSFET工作期间电连接各个MOSFET。通过这种方式，导电部分18的意义不仅仅在于将热量从MOSFET导出。作为导电部分将MOSFET电连接在一起的结果，导电部分18降低MOSFET12/管芯10的导通电阻。导电部分18是单独的导电材料的预制片，管芯10上形成背面金属化层16之后，耦接到管芯10。背面金属化16可以包括任何数量的合金，非限制性地包括，例如：钛、镍和银；钛、镍、钒、金；钛、镍、铜、金；或上述任何单个元素，或与其他导电元素的任何可能的组合。在加入导电部分之前，可将其蒸镀或溅射到硅晶圆的背面。导电部分18还可非限制性地包括，例如，铜、铝、银、金、钛、它们的任何组合或本领域已知的任何其它合适的材料。当导电部分18的厚度增加时，半导体封装件8的导通电阻减小。厚度在约20至约75微米之间时观察到最显着的改善率，并且改善的效果在达到约200微米及以上的厚度后基本上持平。在各种实施方式中，导电部分18的厚度在约25微米至约125微米之间。在各种实施方式中，厚度可在约125微米至约200微米之间。参见图3A-3D，示出了用于制作半导体封装的方法实施方式。在图3A中，提供晶圆20。晶圆20具有第一面，该第一面具有多个包括MOSFET22的管芯。将晶圆20的第二面向下研磨，使晶圆20达到预定厚度。当晶圆本身减薄到约25至约125微米厚时，MOSFET22的导通电阻可能降低。在图3B中，晶圆20被切割成一个或多个管芯24，每个管芯具有至少两个MOSFET22。在图3C中，使用导电材料28将一个或多个管芯24耦接到导电部分26时，形成多个半导体封装30。然后可固化导电材料28。导电部分2本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于：预制的导电部分，包括铝和铜中的一个；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管MOSFET；以及耦接到所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的背面金属；其中所述导电部分耦接到所述背面金属，并且被配置为在所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的工作期间将所述两个或更多个金属氧化物半导体场效应晶体MOSFET电耦接在一起。

【技术特征摘要】
2016.06.30 US 15/198,7991.一种半导体封装结构，其特征在于：预制的导电部分，包括铝和铜中的一个；通过物理方式耦接在一起的两个或更多个金属氧化物半导体场效应晶体管MOSFET；以及耦接到所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的背面金属；其中所述导电部分耦接到所述背面金属，并且被配置为在所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的工作期间将所述两个或更多个金属氧化物半导体场效应晶体MOSFET电耦接在一起。2.根据权利要求1所述的半导体封装结构，其中通过将所述导电部分耦接到所述背面金属来减小所述两个或更多个金属氧化物半导体场效应晶体管MOSFET的导通电阻。3.根据权利要求1所述的半导体封装结构，其中在晶圆的加工期间所述导电部分不形成为所述背面金属的一部分。4.根据权利要求1所述的半导体封装结构，其中所述导电部分的厚度在25微米至125微米之间。5.根据权利要求1所述的半导体封装结构，其中所述导电部分使用银烧结膏、焊料、导电环氧树脂及其...

【专利技术属性】
技术研发人员：林育圣，闻叶廷，G·常，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US