电源管理芯片及其形成方法技术

一种电源管理芯片及其形成方法。所述电源管理芯片包括：位于半导体衬底的低压逻辑控制电路；采用低压工艺制作于所述半导体衬底的高压JFET，所述高压JFET包括：位于所述半导体衬底的深N阱区；位于所述深N阱区中的内部P阱区，所述内部P阱区上表面与所述深N阱区上表面齐平，所述内部P阱区的底面和侧面被所述深N阱区包围；所述内部P阱区具有栅极重掺杂区，所述深N阱区具有源极重掺杂区和漏极重掺杂区，所述栅极重掺杂区位于所述源极重掺杂区和所述漏极重掺杂区之间；所述内部P阱区到所述漏极重掺杂区的剖面距离为20μm～30μm。所述电源管理芯片可以采用低压工艺制作，降低成本，缩短设计周期，保证工艺良率。

【技术实现步骤摘要】
电源管理芯片及其形成方法
本专利技术涉及电子
，尤其涉及一种电源管理芯片及其形成方法。
技术介绍
电源管理芯片通常包含AC-DC或DC-DC，其中，尤其以高压转低压尤为常见，例如电源适配器，手机充电器，汽车大灯照明等应用。市电或者高压电源输入，通过电源管理芯片将高压转换为低压，作为后级的应用供电。现有电源管理芯片常见的是由两个芯片构成，一个芯片是由高压器件(如MOS或JFET)构成，一个芯片是低压逻辑控制模块芯片。芯片中的高压器件承载着输入保护，避免市电或者高压输入时，因为电压太高导致烧毁逻辑控制芯片的作用。逻辑控制模块芯片通常采用低电压供电的工艺制作，这样可以降低功耗，并提高反应速度，而且低电压供电器件尺寸小可以缩小整体芯片面积。虽然，电源管理芯片也有由单芯片构成的结构，例如采用超高压BCD工艺制作而成(从而实现单芯片集成高压器件跟低压逻辑模块)，但是，这样的芯片结构导致相应的工艺特殊，成本高，而且工艺复杂，所有器件参数均为定制，需要单独重新设计才能使用，周期长。
技术实现思路
本专利技术解决的问题是提供一种电源管理芯片及其形成方法，以更好地实现语音的传送和交互过程。为解决上述问题，本专利技术提供了一种电源管理芯片，包括：位于半导体衬底的低压逻辑控制电路；采用低压工艺制作于所述半导体衬底的高压JFET，所述高压JFET包括：位于所述半导体衬底的深N阱区；位于所述深N阱区中的内部P阱区，所述内部P阱区上表面与所述深N阱区上表面齐平，所述内部P阱区的底面和侧面被所述深N阱区包围；所述内部P阱区具有栅极重掺杂区，所述深N阱区具有源极重掺杂区和漏极重掺杂区，所述栅极重掺杂区位于所述源极重掺杂区和所述漏极重掺杂区之间；所述内部P阱区到所述漏极重掺杂区的剖面距离为20μm～30μm。可选的，所述高压JFET的俯视形状为跑道形，所述漏极重掺杂区位于所述跑道形内部，在俯视平面上所述漏极重掺杂区呈跑道环形，所述漏极重掺杂区的两个直边之间的平面距离在69μm以上；在俯视平面上，所述漏极重掺杂区包围的所述深N阱区上方具有焊垫。可选的，所述深N阱区的深度范围为6μm±10％；所述内部P阱区的深度范围为2μm±10％；所述深N阱区的杂质注入剂量为4.5E12atom/cm2±10％；所述内部P阱区的杂质注入剂量为8.0E12atom/cm2±10％。可选的，所述半导体衬底上还具有位于所述深N阱区外的外部P阱区，所述外部P阱区具有P型重掺杂区，所述P型重掺杂区到所述深N阱区之间的剖面距离为3μm±10％；所述源极重掺杂区到所述深N阱区外边缘的剖面距离为3μm±10％；所述源极重掺杂区的剖面宽度为4μm±10％；所述源极重掺杂区到所述栅极重掺杂区的剖面距离为3μm±10％；所述栅极重掺杂区到所述内部P阱区两侧的剖面距离为3μm±10％。可选的，所述栅极重掺杂区和所述漏极重掺杂区之间的所述半导体衬底表面具有场氧化层；所述栅极重掺杂区上方连接有第一导电插塞，所述第一导电插塞上方连接有第一金属场板结构，所述第一金属场板结构位于所述场氧化层正上方的宽度为7μm±10％；所述漏极重掺杂区上方连接有第二导电插塞，所述第二导电插塞上方连接有第二金属场板结构，所述第二金属场板结构位于所述场氧化层正上方的宽度为5μm±10％。为解决上述问题，本专利技术还提供了一种电源管理芯片的形成方法，包括：在半导体衬底形成低压逻辑控制电路；采用低压工艺制作位于所述半导体衬底的高压JFET，所述高压JFET的制作过程包括：在所述半导体衬底形成深N阱区；在所述深N阱区中形成内部P阱区，所述内部P阱区上表面与所述深N阱区上表面齐平，所述内部P阱区的底面和侧面被所述深N阱区包围；在所述内部P阱区形成栅极重掺杂区，在所述深N阱区形成源极重掺杂区和漏极重掺杂区，所述栅极重掺杂区形成在所述源极重掺杂区和所述漏极重掺杂区之间；将所述内部P阱区到所述漏极重掺杂区的剖面距离控制为20μm～30μm。可选的，将所述高压JFET的俯视形状制作为跑道形，将所述漏极重掺杂区形成在所述跑道形内部，在俯视平面上将所述漏极重掺杂区设计为跑道环形，控制所述漏极重掺杂区的两个直边之间的平面距离在69μm以上；在俯视平面上，在所述漏极重掺杂区包围的所述深N阱区上方形成焊垫。可选的，所述深N阱区的深度范围为6μm±10％；所述内部P阱区的深度范围为2μm±10％；对所述深N阱区进行杂质注入的注入剂量为4.5E12atom/cm2±10％；对所述内部P阱区进行杂质注入的注入剂量为8.0E12atom/cm2±10％。可选的，在所述半导体衬底上还形成位于所述深N阱区外的外部P阱区，在所述外部P阱区形成P型重掺杂区，将所述P型重掺杂区到所述深N阱区之间的剖面距离控制为3μm±10％；将所述源极重掺杂区到所述深N阱区外边缘的剖面距离控制为3μm±10％；将所述源极重掺杂区的剖面宽度控制为4μm±10％；将所述源极重掺杂区到所述栅极重掺杂区的剖面距离控制为3μm±10％；将所述栅极重掺杂区到所述内部P阱区两侧的剖面距离控制为3μm±10％。可选的，在所述栅极重掺杂区和所述漏极重掺杂区之间的所述半导体衬底表面形成场氧化层；在所述栅极重掺杂区上方连接第一导电插塞，在所述第一导电插塞上方连接第一金属场板结构，控制所述第一金属场板结构位于所述场氧化层正上方的宽度为7μm±10％；在所述漏极重掺杂区上方连接第二导电插塞，在所述第二导电插塞上方连接第二金属场板结构，控制所述第二金属场板结构位于所述场氧化层正上方的宽度为5μm±10％。本专利技术技术方案的其中一个方面中，整个芯片的器件设计基于低压逻辑模块使用的常规工艺，即，高压JFET可以采用低压逻辑模块使用的常规工艺形成，因此，电源管理芯片不增加新层次，不改变低压器件参数。同时，所设计的高压JFET耐压范围可以达到250V～350V，高压JFET通过相应的连接，使电源管理芯片能够将高压转换为低压进行供电。整个电源管理芯片兼容原低压工艺，原器件参数不变，所以，可以缩短设计周期，提高成功率。附图说明图1是本专利技术实施例提供的电源管理芯片电路示意图；图2是图1所示电源管理芯片中高压JFET的部分剖面示意图；图3是图1所示电源管理芯片中高压JFET的俯视示意图；图4至图9是本专利技术实施例提供的电源管理芯片的形成方法各步骤对应的相应结构(高压JFET)剖面示意图。具体实施方式现有电源管理芯片或者是需要不同芯片结构组成，或者是需要同时采用高压工艺和低压工艺，制作成本高，周期长。为此，本专利技术提供一种新的电源管理芯片及其制作方法，以解决上述存在的不足。为更加清楚的表示，下面结合附图对本专利技术做详细的说明。本专利技术实施例提供一种电源管理芯片。图1显示了本实施例所提供电源管理芯片的电路示意图(虚线框所包围的部分)，电源管理芯片10包括低压逻辑控制电路11和高压JFET12。本实施例中，低压逻辑控制电路11(在半导体衬底上，这部分电路所在区域为低压控制逻辑区域)和高压JFET12均制作于同一半导体衬底，也就是说，电源管理芯片10包括位于半导体衬底的低压逻辑控制电路11和高压JFET12，其中，高压JFET12是采用低压工艺制作于半导体衬底的。请参考图2，图2示出了电源管理芯片10中，高压JFET12的剖面本文档来自技高网...

【技术保护点】
1.一种电源管理芯片，其特征在于，包括：位于半导体衬底的低压逻辑控制电路；采用低压工艺制作于所述半导体衬底的高压JFET，所述高压JFET包括：位于所述半导体衬底的深N阱区；位于所述深N阱区中的内部P阱区，所述内部P阱区上表面与所述深N阱区上表面齐平，所述内部P阱区的底面和侧面被所述深N阱区包围；所述内部P阱区具有栅极重掺杂区，所述深N阱区具有源极重掺杂区和漏极重掺杂区，所述栅极重掺杂区位于所述源极重掺杂区和所述漏极重掺杂区之间；所述内部P阱区到所述漏极重掺杂区的剖面距离为20μm～30μm。

【技术特征摘要】
1.一种电源管理芯片，其特征在于，包括：位于半导体衬底的低压逻辑控制电路；采用低压工艺制作于所述半导体衬底的高压JFET，所述高压JFET包括：位于所述半导体衬底的深N阱区；位于所述深N阱区中的内部P阱区，所述内部P阱区上表面与所述深N阱区上表面齐平，所述内部P阱区的底面和侧面被所述深N阱区包围；所述内部P阱区具有栅极重掺杂区，所述深N阱区具有源极重掺杂区和漏极重掺杂区，所述栅极重掺杂区位于所述源极重掺杂区和所述漏极重掺杂区之间；所述内部P阱区到所述漏极重掺杂区的剖面距离为20μm～30μm。2.根据权利要求1所述的电源管理芯片，其特征在于，所述高压JFET的俯视形状为跑道形，所述漏极重掺杂区位于所述跑道形内部，在俯视平面上所述漏极重掺杂区呈跑道环形，所述漏极重掺杂区的两个直边之间的平面距离在69μm以上；在俯视平面上，所述漏极重掺杂区包围的所述深N阱区上方具有焊垫。3.根据权利要求1所述的电源管理芯片，其特征在于，所述深N阱区的深度范围为6μm±10％；所述内部P阱区的深度范围为2μm±10％；所述深N阱区的杂质注入剂量为4.5E12atom/cm2±10％；所述内部P阱区的杂质注入剂量为8.0E12atom/cm2±10％。4.根据权利要求1所述的电源管理芯片，其特征在于，所述半导体衬底上还具有位于所述深N阱区外的外部P阱区，所述外部P阱区具有P型重掺杂区，所述P型重掺杂区到所述深N阱区之间的剖面距离为3μm±10％；所述源极重掺杂区到所述深N阱区外边缘的剖面距离为3μm±10％；所述源极重掺杂区的剖面宽度为4μm±10％；所述源极重掺杂区到所述栅极重掺杂区的剖面距离为3μm±10％；所述栅极重掺杂区到所述内部P阱区两侧的剖面距离为3μm±10％。5.根据权利要求1所述的电源管理芯片，其特征在于，所述栅极重掺杂区和所述漏极重掺杂区之间的所述半导体衬底表面具有场氧化层；所述栅极重掺杂区上方连接有第一导电插塞，所述第一导电插塞上方连接有第一金属场板结构，所述第一金属场板结构位于所述场氧化层正上方的宽度为7μm±10％；所述漏极重掺杂区上方连接有第二导电插塞，所述第二导电插塞上方连接有第二金属场板结构，所述第二金属场板结构位于所述场氧化层正上方的宽度为5μm±10％。6.一种电源管理芯片的形成方法，其特征在于，包括：在...

【专利技术属性】
技术研发人员：郑玉宁，方绍明，
申请(专利权)人：深圳元顺微电子技术有限公司，厦门元顺微电子技术有限公司，
类型：发明
国别省市：广东,44