半导体结构制造技术

一种半导体结构，包括：第一和第二主动区域，第一和第二主动区域设置于沿着一第一方向取向的一第一栅格中；以及多个栅极电极，栅极电极间隔布置于一第二栅格中，并位于对应的第一和第二主动区域上，第二栅格沿着一第二方向取向，第二方向实质上垂直于第一方向；其中：第一和第二主动区域相对于第二方向被一间隙所分开；各栅极电极包括一第一段和一栅极延伸；各栅极延伸相对于第二方向延伸超过对应的主动区域，并以高度HEXT进入间隙，其中HEXT≤(≈150nm)；以及各栅极延伸相对于由第一和第二方向所界定的一平面为实质上矩形。在一实施例中，高度HEXT为HEXT≤(≈100nm)。

【技术实现步骤摘要】
半导体结构
本专利技术实施例是有关一种半导体结构。
技术介绍
在微影制程中，半导体装置产生于对应布局图的遮罩。在一些方法中，布局图以一种可减轻光学邻近效应(opticalproximityeffect，OPE)的方式预先变形，否则根据对应布局图，光学邻近效应将导致半导体装置的形状产生变化。在一些方法中，在未校正的布局图产生之后，例如在下线期间，使用光学邻近校正(opticalproximitycorrection，OPC)减轻光学邻近效应。
技术实现思路
根据本揭示内容的多个实施方式，是提供一种半导体结构，包括：第一和第二主动区域，第一和第二主动区域设置于沿着一第一方向取向的一第一栅格中；以及多个栅极电极，栅极电极间隔布置于一第二栅格中，并位于对应的第一和第二主动区域上，第二栅格沿着一第二方向取向，第二方向实质上垂直于第一方向；其中：第一和第二主动区域相对于第二方向被一间隙所分开；各栅极电极包括一第一段和一栅极延伸；各栅极延伸相对于第二方向延伸超过对应的主动区域，并以高度HEXT进入间隙，其中HEXT≤(≈150nm)；以及各栅极延伸相对于由第一和第二方向所界定的一平面为实质上矩形。附图说明一或多个实施例以示例而非限制的方式绘示于附图中，其中在本揭示内容中，具有相同附图标记的元件表示相似的元件。除非另有说明，否则附图不按比例绘制。图1A为根据本揭示内容的至少一个实施例的半导体装置的方块图；图1B为根据本揭示内容的至少一个实施例的半导体装置的方形栅极延伸区域的布局示意图；图2A～图2D为根据一些实施例的半导体装置的方形栅极延伸区域的布局示意图；图3A为根据一些实施例的用于将半导体装置的方形栅极延伸区域成像到晶圆上的遮罩的布局示意图；图3B～图3D为根据本揭示内容的至少一个实施例的半导体装置的布局示意图；图4为根据一些实施例的用于将半导体装置的方形栅极延伸区域成像到晶圆上的遮罩的剖面示意图；图5A为根据一些实施例的产生半导体装置的布局图的方法的流程图；图5B～图5I为根据本揭示内容的至少一个实施例的图5A中的方块的详细示意图；图6为根据本揭示内容的至少一个实施例的电子设计自动化(electronicdesignautomation，EDA)系统的方块图；图7为根据本揭示内容的至少一个实施例的集成电路(integratedcircuit，IC)制造系统和与其相关联的集成电路制造流程的方块图。具体实施方式以下揭示内容提供许多不同实施例或实例以用于实现所提供标的物的不同的特征。下文描述组件、材料、值、步骤、操作、材料、以及布置等的特定实例以简化本揭示内容。当然，这些仅仅为实例，并不旨在限制本揭示内容。本揭示内容亦涵盖其他组件、值、操作、材料、以及布置等。举例而言，在随后描述中的在第二特征之上或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征和第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。另外，空间相对用语，诸如“下方”、“以下”、“下部”、“上方”、“上部”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对用语旨在包含于使用或操作中的装置的不同方向。设备可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。片语“实质上矩形”、“实质上平行”、“实质上垂直”、“实质上对齐”、“实质上相同”、“实质上更宽”、“实质上方形”、“实质上对称”、“实质上去除”等应理解为在具有制造制程公差的情况下所引起的变化。根据一些实施例，第(i)布局图以一种可减轻蚀刻易感性(etchingsusceptibility)的方式预先变形，否则蚀刻易感性将导致相应的半导体的第(i)初步版本的过蚀刻变形，其中(i)为一非负整数。初步版本是指尚未完成或未完全开发的版本。根据一些实施例，在第(i)布局图中，线图案的桥接段的中间区域(其延伸穿过相邻的主动区域之间的间隙)通过加宽而预先变形，使得中间区域的宽度大于线图案的其他部分的宽度。在一些实施例中，考虑到半导体装置的对应第(i)初步版本中的对应导线随后将基于第(i+j)布局图进行切割/蚀刻，线图案的中间区域被加宽，其中j是一正整数。根据一些实施例，这种减轻是在设计布局图期间而不是在光学邻近校正期间实现的。图1A为根据本揭示内容的至少一个实施例的半导体装置100的方块图。在图1A中，半导体装置100包括电路巨集/模组101。在一些实施例中，电路巨集/模组101可理解为模拟模组化编程的架构层次，其中子程序/程序由主程序(或其他子程序)调用以执行给定的计算功能。在本揭示内容中，半导体装置100使用电路巨集/模组101来形成一或多个给定功能。因此，在此情况下及在架构层次上，半导体装置100类似于主程序，而电路巨集/模组(在下文中称为“巨集”)101类似于子程序/程序。在一些实施例中，巨集101为软件巨集。在一些实施例中，巨集101为硬件巨集。在一些实施例中，巨集101为以暂存器转移层次(register-transferlevel，RTL)代码描述/表达的软件巨集。在一些实施例中，还未在巨集101上执行合成、布局及路由，使得软件巨集可被合成、布局及路由以用于各种制程节点。在一些实施例中，巨集101为以二进制文件格式描述/表达的硬件巨集(例如图形数据库系统II(GraphicDatabaseSystemII，GDSII)流格式)，其中二进制文件格式表示分层形式的巨集101的一或多个布局图的平面几何形状、文本标签、以及其他信息等。在一些实施例中，已经在巨集101上执行了合成、布局及路由，使得硬件巨集专用于特定的制程节点。在一些实施例中，巨集101为静态随机存取记忆体巨集(SRAMmacro)。在一些实施例中，巨集101为诸如另一种类型的随机存取记忆体、只读记忆体、相锁回路(phaselockloop，PLL)或特殊功能电路等的另一种巨集。巨集101包括方形栅极延伸区域102。在一些实施例中，方形栅极延伸区域102对应于标准单元结构的实例的一部分或全部，其中标准单元结构被包括于各种标准单元结构库中。图1B为根据本揭示内容的至少一个实施例的半导体装置的方形栅极延伸区域102的布局示意图。在一些实施例中，半导体装置为图1A的半导体装置100。在此具有至少有两种布局图。第一种(或“预切割”)类型的布局图表示初步结构和对应的“切割”区域。图2A～图2D(于下文讨论)为预切割布局图的实例。初步版本是指尚未完成或未完全开发的版本。第二种(或“后切割”)类型的布局图表示由对应的预切割布局图产生的结构。图1B和图3B～图3D(于下文讨论)为切割后布局图的实例。关于预切割布局图，结构的初步版本是指尚未完成或未完全开发的结构版本。预切割布局图的切割区域指示切除区域下的对应结构的一部分将被去除(或切割)。在此，因为位于对应切割区域下的给定结构的一部分将被去除(或切割)，所以给定结构尚未完成或未完全开发，因此给定结构在本揭本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：第一和第二主动区域，该第一和第二主动区域设置于沿着一第一方向取向的一第一栅格中；以及多个栅极电极，所述多个栅极电极间隔布置于一第二栅格中，并位于对应的该第一和第二主动区域上，该第二栅格沿着一第二方向取向，该第二方向实质上垂直于该第一方向；其中：该第一和第二主动区域相对于该第二方向被一间隙所分开；各该栅极电极包括一第一段和一栅极延伸；各该栅极延伸相对于该第二方向延伸超过对应的该主动区域，并以高度HEXT进入该间隙，其中HEXT≤(≈150nm)；以及各该栅极延伸相对于由该第一和第二方向所界定的一平面为实质上矩形。

【技术特征摘要】
2017.05.26 US 62/511,481;2018.04.10 US 15/949,8041.一种半导体结构，其特征在于，包括：第一和第二主动区域，该第一和第二主动区域设置于沿着一第一方向取向的一第一栅格中；以及多个栅极电极，所述多个栅极电极间隔布置于一第二栅格中，并...

【专利技术属性】
技术研发人员：陈郁仁，王琳松，黄一珊，洪展羽，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71