包括静电释放保护电路的半导体集成电路设备制造技术

一种半导体集成电路设备可以包括焊盘、第一电压保护单元和第二电压保护单元。第一电压保护单元可以与焊盘连接。第一电压保护单元可以被配置为当可以从焊盘施加具有负电平的测试电压时维持关断状态。第二电压保护单元可以连接在第一电压保护单元与接地端子之间。当可以从焊盘施加具有正电平的静电电压时，第二电压保护单元可以被导通。第二电压保护单元可以包括多个彼此串联连接的正栅极P沟道金属氧化物半导体(GPPMOS)晶体管。

【技术实现步骤摘要】
包括静电释放保护电路的半导体集成电路设备相关申请的交叉引用本申请要求于2017年5月31日提交的申请号为10-2017-0067643的韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及一种半导体集成电路设备，更具体地，涉及一种包括静电释放保护电路的半导体集成电路设备。
技术介绍
通常地，为了保护内部电路不受静电影响，半导体集成电路设备可以包括位于用于接收或发送外部信号、外部电压或地址的焊盘之间或者位于焊盘与内部电路之间的静电释放(ESD)保护电路。半导体集成电路设备还可以包括测试焊盘，其被配置为接收测试电压或与测试探针直接接触。测试焊盘可以接收各种电压电平(诸如具有低电压电平的负电压、具有高电压电平的正电压等)，并且可以将这些电压提供给半导体集成电路设备的测试电路和内部电路。然而，通常，额外的ESD保护电路不连接在测试焊盘与测试电路之间。因此，尽管ESD保护电路可以与测试焊盘电连接，但是可能很难区分正常高电压和静电电压。即，在针对高电压的ESD保护电路中，可能需要设置高于正常高电压且低于静电电压的触发电压来操作ESD保护电路。此外，在ESD保护电路中，可能需要设置高于正常高电压的临界电压(即，可能产生闩锁效应的保持电压)。
技术实现思路
示例性实施例可以提供包括可容易被控制的ESD保护电路的半导体集成电路设备。在一个实施例中，半导体集成电路设备可以包括焊盘、第一电压保护单元和第二电压保护单元。第一电压保护单元可以与焊盘连接。第一电压保护单元可以被配置为当从焊盘施加具有负电平的测试电压时维持关断状态。第二电压保护单元可以连接在第一电压保护单元与接地端子之间。当从焊盘施加具有正电平的静电电压时，第二电压保护单元可以被导通。第二电压保护单元可以包括多个彼此串联连接的正栅极P沟道金属氧化物半导体(GPPMOS)晶体管。在一个实施例中，半导体集成电路设备可以包括ESD保护电路。ESD保护电路被配置为当从焊盘施加正常电压时被关断。ESD保护电路可以通过不小于正常电压的电压以及不大于正常电压的电压来驱动。ESD保护电路可以包括PN二极管、多个彼此串联连接的GPPMOS晶体管以及电压传输路径。当从焊盘施加的电压可以包括具有负电平的正常电压时，PN二极管可以被关断。当从焊盘施加的电压可以包括具有正电平的静电电压时，GPPMOS晶体管可以被驱动以去除静电电压。电压传输路径可以选择性地连接在GPPMOS晶体管之间的任意一个连接节点与接地端子之间。在一个实施例中，半导体集成电路设备包括P型半导体衬底、N阱、多个栅极、源极/漏极以及二极管区域。N阱可以形成在P型半导体衬底中。栅极可以设置于N阱上。源极/漏极可以形成在每个栅极的两侧处的N阱中。源极/漏极可以包括重掺杂P型杂质。二极管区域可以形成在N阱中。栅极通常可以与源极连接以形成多个GPPMOS晶体管。GPPMOS晶体管可以彼此串联连接。二极管区域可以与焊盘电连接。二极管区域可以与GPPMOS晶体管的源极电接触。根据示例性实施例，ESD保护电路可以被配置为相对于从焊盘施加的正电压和负电压的两个方向来执行ESD保护操作。此外，用于去除正静电电压的第二电压保护单元可以包括串联连接的GPPMOS晶体管。因此，当可以设置触发电压时，无需考虑急回电压。此外，ESD保护电路可以包括具有多个修正单元的电路。因此，ESD保护电路中元件的数量可以根据静电的产生或静电的大小来控制。基于下面结合附图的详细描述，本专利技术的上述特征和其他特性以及优点将变得明显。附图说明图1是示出根据示例性实施例的半导体集成电路设备的ESD保护电路的电路图；图2是示出当负静电电压被施加到焊盘时图1中的ESD保护电路的等效电路图；图3是示出在半导体衬底上的图1中的ESD保护电路的横截面视图；图4是示出根据示例性实施例的包括ESD保护电路的半导体集成电路设备的电路图；以及图5和图6是示出根据示例性实施例的包括与焊盘连接的ESD保护电路的半导体集成电路设备的电路图。图7和图8是示出根据另一个示例性实施例的包括与焊盘连接的ESD保护电路的半导体集成电路设备的电路图。具体实施方式在下文中，下面将参考附图通过各种示例性实施例来描述本专利技术。图1是示出根据示例性实施例的整体用附图标记为100来标出的ESD保护电路的电路图。参考图1，ESD保护电路100可以包括第一电压保护单元120和第二电压保护单元130。第一电压保护单元120可以连接在焊盘110与第二电压保护单元130之间。例如，焊盘110可以包括被配置为接收测试信号的测试焊盘或者探测焊盘。第一电压保护单元120可以包括PN二极管。当施加到焊盘110上的电压(即，正电压)高于其阈值电压时，第一电压保护单元120可以作为正向二极管被驱动。相反，当施加到焊盘110上的电压(即，负电压)低于击穿电压时，第一电压保护单元120可以连接到焊盘110以作为反向二极管被驱动。例如，第一电压保护单元120中的PN二极管可以包括连接到焊盘的正极和连接到第一电压保护单元120的负极。例如，当具有负电平的正常电压通过焊盘110被输入到第一电压保护单元120时，第一电压保护单元120被关断，使得ESD保护电路不被驱动。第一电压保护单元120保持关断状态直至PN二极管的击穿电压被输入到测试焊盘。第二电压保护单元130连接在第一电压保护单元120与电压端子VSS之间。电压端子VSS可以为接地端子。第二电压保护单元130可以包括多个正栅极P沟道金属氧化物半导体(gatepositivep-channelmetaloxidesemiconductor，GPPMOS)晶体管GP1至GP5。GPPMOS晶体管GP1至GP5在第一电压保护单元120和接地端子VSS之间彼此串联连接。例如，第一GPPMOS晶体管GP1可以包括与第一电压保护单元120连接的源极和与第二GPPMOS晶体管GP2的源极连接的漏极。因为GPPMOS晶体管GP1至GP5串联连接，所以从焊盘110输入的静电可以被降低至GPPMOS晶体管GP1至GP5中每一个的触发电压。然后，降低后的静电可以被释放。GPPMOS晶体管GP1至GP5中的每一个可以具有包括与其源极连接的栅极的PMOS晶体管。通常地，当正电压被施加到PMOS晶体管的栅极时，与使用栅极接地NMOS(GGNMOS)相比，在GPPMOS晶体管中不产生急回特性(snapbackcharacteristic)。因此，在设置GPPMOS晶体管的触发电压时，不需要考虑急回。急回指的是在集电极与发射极之间的电压差增大至超过预定电平之后，由于电导率调制产生的大电压降而出现负电阻的现象。因此，可能不会降低保持电压以减轻闩锁效应。此外，GPPMOS晶体管GP1至GP5中的每一个的栅极和源极通常彼此连接，使得GPPMOS晶体管GP1至GP5可以像二极管一样被驱动。因此，当介于击穿电压与接地电压VSS之间的负电压被施加到焊盘110上时，图1中的ESD保护电路的等效电路可以是如图2中所示的一种。图2是示出当负静电电压被施加到焊盘时图1中的ESD保护电路的等效电路图。参考图2，串联连接的二极管DPG1至DPG5连接在第一电压保护单元120与接地端子VSS之间。第二电压保护单元130中的二极本文档来自技高网...

【技术保护点】
1.一种半导体集成电路设备，包括：焊盘；与焊盘连接的第一电压保护单元，所述第一电压保护单元被配置为当从焊盘施加具有负电平的电压时维持关断状态；以及连接在第一电压保护单元与电压端子之间的第二电压保护单元，所述第二电压保护单元被配置为当从焊盘施加静电电压时被导通。

【技术特征摘要】
2017.05.31 KR 10-2017-00676431.一种半导体集成电路设备，包括：焊盘；与焊盘连接的第一电压保护单元，所述第一电压保护单元被配置为当从焊盘施加具有负电平的电压时维持关断状态；以及连接在第一电压保护单元与电压端子之间的第二电压保护单元，所述第二电压保护单元被配置为当从焊盘施加静电电压时被导通。2.根据权利要求1所述的半导体集成电路设备，其中，第二电压保护单元包括多个彼此串联连接的正栅极P沟道金属氧化物半导体GPPMOS晶体管。3.根据权利要求2所述的半导体集成电路设备，还包括电路修正单元，其选择性地连接在焊盘、第一电压保护单元与第二电压保护单元之间，以改变从焊盘输入的电压的传输路径。4.根据权利要求3所述的半导体集成电路设备，其中，电路修正单元包括至少一个修正构件，所述修正构件连接在焊盘与电压端子之间，连接在位于第一电压保护单元与第二电压保护单元之间的连接节点与电压端子之间，以及连接在第二电压保护单元的GPPMOS晶体管的连接节点与电压端子之间，并且修正构件被导通或者关断以改变电压的传输路径。5.根据权利要求1所述的半导体集成电路设备，其中，第一电压保护单元包括PN二极管。6.根据权利要求5所述的半导体集成电路设备，其中，当从焊盘输入负电压时，PN二极管作为反向二极管被驱动，而当从焊盘输入正电压时，PN二极管作为正向二极管被驱动。7.根据权利要求5所述的半导体集成电路设备，其中，PN二极管包括：N阱；以及在N阱中形成的具有高浓度的P型杂质区域。8.根据权利要求7所述的半导体集成电路设备，其中，N阱被配置为与P型半导体衬底直接接触。9.根据权利要求2所述的半导体集成电路设备，其中，第二电压保护单元中的GPPMOS晶体管的数量根据具有正电平的静电的电压大小来确定。10.根据权利要求2所述的半导体集成电路设备，其中，GPPMOS晶体管具有基本相同的阈值电压。11.根据权利要求2所述的半导体集成电路设备，其中，与第一电压保护单元连接的GPPMOS晶体管之中的...

【专利技术属性】
技术研发人员：李昌挥，孙姬贞，郑起龙，李承烨，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR