半导体存储器件及其制造方法和掩膜版技术

本发明专利技术提供一种半导体存储器件及其制造方法和掩膜版，通过将选择栅极线与其相邻的字线合并为一体，消除了由于选择栅极线与其相邻的字线之间的间隔宽度大于相邻两条字线之间的间隔宽度而造成的电荷存储层过刻蚀问题，同时还保证了选择栅极线的刻蚀工艺窗口，避免了由于第二图案化层的对准移位而造成一侧的选择栅极线与其相邻的字线之间的间隔宽度过大、另一侧的选择栅极线与其相邻的字线之间的间隔宽度过小甚至合并的问题。

【技术实现步骤摘要】
半导体存储器件及其制造方法和掩膜版
本专利技术涉及集成电路制造
，尤其涉及一种半导体存储器件及其制造方法和掩膜版。
技术介绍
随着半导体技术的发展，半导体存储器件以实现更大的存储容量和更低的制造成本为主要发展目标之一，如或非(NOR)闪存、与非(NAND)闪存等，相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。对于NAND闪存，在连接源线SL和位线BL的两条相邻的选择栅极线SL之间布置有多条字线WL(即同行的存储单元的控制栅极连接在一起)，字线之间以及字线与其紧挨选择栅极线SL之间的间距随着微型化和高存储密度化变得越来越窄，由此导致NAND闪存的制造工艺中很容易产生一些缺陷。
技术实现思路
本专利技术的目的在于一种半导体存储器件及其制造方法和掩膜版，能够增大选择栅极线刻蚀工艺的窗口，避免选择栅极线和其紧挨的字线之间的空间中的过刻蚀缺陷。为了实现上述目的，本专利技术提供一种半导体存储器件的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底表面上依次形成电荷存储层、控制栅极层以及具有与待形成的多条字线相对应的第一图案的第一图案化层；在所述第一图案化层的表面上依次形成覆盖层和具有与待形成的多条选择栅极线相对应的第二图案的第二图案化层；以所述第二图案化层为掩膜，刻蚀所述覆盖层，以将所述覆盖层图形化并暴露出所述第一图案化层；以图形化的覆盖层和暴露出的所述第一图案化层为掩膜，刻蚀所述控制栅极层，以形成多条字线和多条选择栅极线，且紧挨所述多条字线所在区域的选择栅极线与其相邻的字线合并为一体。可选的，所述电荷存储层和所述半导体衬底之间还形成有栅极氧化层，所述电荷存储层包括依次形成于所述栅极氧化层表面上的浮栅层和栅间绝缘层。可选的，所述栅间绝缘层为氧化硅-氮化硅-氧化硅叠层结构。可选的，在形成所述多条字线和多条选择栅极线之后，以所述多条字线和多条选择栅极线为掩膜，刻蚀所述栅间绝缘层和浮栅层，以形成存储单元。可选的，刻蚀所述栅间绝缘层和浮栅层，以形成所述存储单元的过程包括：刻蚀保护层形成步骤：在所述多条字线和多条选择栅极线以及所述栅间绝缘层表面上形成刻蚀保护层；选择栅极线保护层形成步骤：在所述刻蚀保护层表面上形成选择栅极线保护层；浮栅刻蚀步骤：以所述多条字线和多条选择栅极线为掩膜，刻蚀所述选择栅极线保护层、刻蚀保护层、栅间绝缘层和浮栅层；选择栅极线保护层去除步骤：去除所述浮栅刻蚀步骤后剩余的选择栅极线保护层；循环重复选择栅极线保护层形成步骤、浮栅刻蚀步骤以及选择栅极线保护层去除步骤，直至所述浮栅层被刻蚀至要求深度。可选的，所述选择栅极线保护层为有机聚合物。可选的，在所述控制栅极层和所述第一图案化层之间还依次形成有硬掩膜层和刻蚀阻挡层。可选的，在所述硬掩膜层和刻蚀阻挡层之间还形成有先进图形化膜层，所述先进图形化膜层包括无定形碳层和/或非晶硅层。可选的，以图形化的覆盖层和暴露出的所述第一图案化层为掩膜，首先，依次刻蚀所述刻蚀阻挡层、先进图形化膜层、硬掩膜层和控制栅极层；然后，去除所述图形化的覆盖层、所述第一图案化层、所述刻蚀阻挡层及所述先进图形化膜层，以形成所述多条字线和所述多条选择栅极线。可选的，形成所述第一图案化层的步骤包括：在所述刻蚀阻挡层表面上形成牺牲层；刻蚀所述牺牲层至所述刻蚀阻挡层表面，以形成若干开口；在所述开口中形成侧墙，所述侧墙在所述开口侧壁上的厚度等于待形成的字线的线宽，相邻所述侧墙之间的间隔等于所述待形成的字线间的间隔；去除所述牺牲层，所述侧墙即为具有所述第一图案的所述第一图案化层。可选的，所述第一图案化层包括氧化硅、氮化硅和氮氧化硅中的至少一种。可选的，所述覆盖层包括不掺杂二氧化硅基材料层、掺杂二氧化硅基材料层、有机硅酸盐玻璃层、多孔硅酸盐玻璃层、氮化硅基材料层、氮氧化硅基材料层、碳化硅基材料层、低K介电材料层、有机聚合物材料、无定形碳和抗反射涂层中的至少一种。可选的，所述第二图案化层为光刻胶。可选的，所述覆盖层和第二图案化层之间还有罩层，所述罩层为能够吸收或反射辐射的材料。可选的，与所述选择栅极线合并为一体的字线为虚拟字线。本专利技术还提供一种半导体存储器件，包括连续平行排列的多条字线以及紧挨所述多条字线一侧且连续平行排列的多条选择栅极线，紧挨所述多条字线的选择栅极线和其相邻的字线合并为一体。可选的，与所述选择栅极线合并为一体的字线为虚拟字线。可选的，所述多条字线等线宽、等间隔排列。本专利技术还提供一种掩膜版，在上述的半导体存储器件的制造方法使用，或者用于上述的半导体存储器件的制造，所述掩膜版具有能够使选择栅极线与相邻的字线合并为一体的图案。可选的，所述掩膜版为选择栅极线掩膜版。与现有技术相比，本专利技术的技术方案具有以下有益效果：通过将边缘的选择栅极线与相邻的字线合并为一体，消除了原先由于选择栅极线与相邻的字线之间的间隔宽度大于相邻两条字线之间的间隔宽度而造成的电荷存储层过刻蚀问题，同时还保证了选择栅极线的刻蚀工艺窗口，避免了原先由于第二图案化层的对准移位(OVL)而造成一侧的选择栅极线与其相邻的字线之间的间隔宽度过大、另一侧的选择栅极线与其相邻的字线之间的间隔宽度过小甚至合并的问题。附图说明图1是一种NAND存储器件的平面结构示意图；图2A和2B是一种NAND存储器件的制造方法中的剖面结构示意图；图3是本专利技术具体实施例的半导体存储器件的制造方法流程图；图4A至4I是本专利技术具体实施例的半导体存储器件的制造方法中的器件结构剖面示意图。具体实施方式如图1所示，NAND快闪存储器件可以包括被器件隔离层分开的半导体衬底中的多个平行有源区(ACT，未图示)，接地选择栅极线GSL(接地选择晶体管的栅极连接在一起形成，这些接地选择晶体管的源极或漏极连接源线)、串选择栅极线SSL(串选择晶体管的栅极连接在一起形成，这些串选择晶体管的源极或漏极连接位线)和字线WL(由同一个有源区上的存储单元的控制栅极连接在一起形成)可以平行排列且交叉该有源区(ACT)，在每个字线WL和每个有源区(ACT)之间可以提供相应的电荷存储结构，以在字线WL和有源区(ACT)的每个交叉点提供相应的存储单元。而且，沿接地选择栅极线GSL和串选择栅极线SSL之间的一个有源区(ACT)上形成的多个存储单元可以定义存储单元串，相邻存储单元串可以被两个接地选择栅极线GSL分开或被两个串选择栅极线SSL分开。接地选择栅极线GSL、串选择栅极线SSL之间的字线WL通常为高密度(dense)区域，接地选择栅极线GSL、串选择栅极线SSL所在区域为低密度(ISO)区域，接地选择栅极线GSL、串选择栅极线SSL之间的字线WL区域中的每条字线WL的线宽基本相同，各条字线WL均匀、等间隔(space)分布，接地选择栅极线GSL、串选择栅极线SSL的线宽通常比字线WL的线宽大，最相邻的两条接地选择栅极线GSL和最相邻的两条串选择栅极线SSL之间的间隔(space)基本相同，且都远大于相邻两条字线WL之间的间隔(space)，例如至少为3倍，而且接地选择栅极线GSL、串选择栅极线SSL和相邻的字线WL之间的间隔(space)通常略大于两条相邻的字线WL间的间隔(space)。请参考图2A和2B，一种上述的NAND快闪存储器件的制造过程，包括本文档来自技高网...

【技术保护点】
1.一种半导体存储器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底，在所述半导体衬底表面上依次形成电荷存储层、控制栅极层以及具有与待形成的多条字线相对应的第一图案的第一图案化层；在所述第一图案化层的表面上依次形成覆盖层和具有与待形成的多条选择栅极线相对应的第二图案的第二图案化层；以所述第二图案化层为掩膜，刻蚀所述覆盖层，以将所述覆盖层图形化并暴露出所述第一图案化层；以图形化的覆盖层和暴露出的所述第一图案化层为掩膜，刻蚀所述控制栅极层，以形成多条字线和多条选择栅极线，且紧挨所述多条字线所在区域的选择栅极线与其相邻的字线合并为一体。

【技术特征摘要】
1.一种半导体存储器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底，在所述半导体衬底表面上依次形成电荷存储层、控制栅极层以及具有与待形成的多条字线相对应的第一图案的第一图案化层；在所述第一图案化层的表面上依次形成覆盖层和具有与待形成的多条选择栅极线相对应的第二图案的第二图案化层；以所述第二图案化层为掩膜，刻蚀所述覆盖层，以将所述覆盖层图形化并暴露出所述第一图案化层；以图形化的覆盖层和暴露出的所述第一图案化层为掩膜，刻蚀所述控制栅极层，以形成多条字线和多条选择栅极线，且紧挨所述多条字线所在区域的选择栅极线与其相邻的字线合并为一体。2.如权利要求1所述的半导体存储器件的制造方法，其特征在于，所述电荷存储层和所述半导体衬底之间还形成有栅极氧化层，所述电荷存储层包括依次形成于所述栅极氧化层表面上的浮栅层和栅间绝缘层。3.如权利要求2所述的半导体存储器件的制造方法，其特征在于，所述栅间绝缘层为氧化硅-氮化硅-氧化硅叠层结构。4.如权利要求2所述的半导体存储器件的制造方法，其特征在于，在形成所述多条字线和多条选择栅极线之后，以所述多条字线和多条选择栅极线为掩膜，刻蚀所述栅间绝缘层和浮栅层，以形成存储单元。5.如权利要求4所述的半导体存储器件的制造方法，其特征在于，刻蚀所述栅间绝缘层和浮栅层，以形成所述存储单元的过程包括：刻蚀保护层形成步骤：在所述多条字线和多条选择栅极线以及所述栅间绝缘层表面上形成刻蚀保护层；选择栅极线保护层形成步骤：在所述刻蚀保护层表面上形成选择栅极线保护层；浮栅刻蚀步骤：以所述多条字线和多条选择栅极线为掩膜，刻蚀所述选择栅极线保护层、刻蚀保护层、栅间绝缘层和浮栅层；选择栅极线保护层去除步骤：去除所述浮栅刻蚀步骤后剩余的选择栅极线保护层；循环重复选择栅极线保护层形成步骤、浮栅刻蚀步骤以及选择栅极线保护层去除步骤，直至所述浮栅层被刻蚀至要求深度。6.如权利要求5所述的半导体存储器件的制造方法，其特征在于，所述选择栅极线保护层为有机聚合物。7.如权利要求1所述的半导体存储器件的制造方法，其特征在于，在所述控制栅极层和所述第一图案化层之间还依次形成有硬掩膜层和刻蚀阻挡层。8.如权利要求7所述的半导体存储器件的制造方法，其特征在于，在所述硬掩膜层和刻蚀阻挡层之间还形成有先进图形化膜层，所述先进图形化膜层包括无定形碳层和/或非晶硅层。9.如权利要求8所述的半导体存储器件的制造方法，...

【专利技术属性】
技术研发人员：陈卓凡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31