闪存的操作方法技术

本发明专利技术公开了一种闪存的操作方法，闪存的存储单元包括横向依次排列的漏区、第一栅极结构、第二栅极结构、第三栅极结构和源区；第一栅极结构由第一栅介质层和多晶硅选择栅叠加而成；第二栅极结构由第二栅介质层和多晶硅浮栅叠加而成；第三栅极结构由第三栅介质层和多晶硅擦除栅叠加而成。读操作包括：在多晶硅选择栅上加第一正电压使第一栅极结构所覆盖的区域的沟道导通；漏区加大于源区的电压使所述沟道区表面的沟道导通使形成源漏电流；多晶硅擦除栅上加小于擦除电压第二正电压，第二正电压通过耦合区域的耦合减少隧穿介质层和第二栅介质层中俘获电子对读取电流窗口的影响。本发明专利技术能增加读取电流窗口，还能增加电源的稳压电容。

Operating Method of Flash Memory

The invention discloses an operation method of flash memory, which comprises a transversely arranged leak area, a first gate structure, a second gate structure, a third gate structure and a source area; a first gate structure is superimposed by a first gate dielectric layer and a polycrystalline silicon selective gate; and a second gate structure is composed of a second gate dielectric layer and a plurality of multiple gates. Crystalline silicon floating gate is superimposed, and the third gate structure is superimposed by the third gate dielectric layer and the polycrystalline silicon erasing gate. The reading operation includes: adding a first positive voltage on the polysilicon selective gate to make the channel of the area covered by the first gate structure turn on; increasing the voltage in the drain area over the source area to make the channel on the surface of the channel area turn on so as to form the source leakage current; adding a second positive voltage less than the erasing voltage on the polysilicon erasing gate and coupling the second positive voltage. Regional coupling reduces the influence of trapped electrons in the tunneling dielectric layer and the second gate dielectric layer on the read current window. The invention can increase the reading current window and the voltage stabilizing capacitance of the power supply.

【技术实现步骤摘要】
闪存的操作方法
本专利技术涉及一种半导体集成电路的操作方法，特别是涉及一种闪存的操作方法。
技术介绍
如图1所示，是现有闪存的结构示意图，现有闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区10和漏区11。所述第一栅极结构由形成于半导体衬底1表面的第一栅介质层2和多晶硅选择栅3叠加而成。所述第二栅极结构由形成于半导体衬底1表面的第二栅介质层4和多晶硅浮栅5叠加而成。所述第三栅极结构由形成于半导体衬底1表面的第三栅介质层6和多晶硅擦除栅7叠加而成。所述多晶硅浮栅5的第二侧面和所述多晶硅擦除栅7的第一侧面之间具有耦合区域，在所述耦合区域中设置有隔离所述多晶硅浮栅5和所述多晶硅擦除栅7的隧穿介质层8，所述多晶硅擦除栅7通过所述耦合区域擦除所述多晶硅浮栅5中的电子。所述源区10位于所述第三栅极结构的底部，所述漏区11位于所述第一栅极结构的第一侧面外的所述半导体衬底1表面上且所述漏区11和所述第一栅极结构的第一侧面自对准。由位于所述源区10和所述漏区11之间的所述半导体衬底1组成沟道区。两个所述存储单元组成一个存储单元组合，所述存储单元组合中所述第三栅极结构和所述源区10为两个对应的所述存储单元共用。在所述耦合区域处，所述多晶硅浮栅5的顶部具有尖端结构。所述多晶硅浮栅5的顶部覆盖有第四介质层9。所述第一栅极结构的第一侧面形成有侧墙12。所述第一栅介质层2、所述第二栅介质层4、所述第三栅介质层6和所述隧穿介质层8的材料都为氧化物。所述侧墙12的材料包括氧化物或氮化物。所述第四介质层9的材料为氧化物。所述源区10连接到源极线，所述漏区11连接到位线，所述多晶硅选择栅3连接到字线，所述多晶硅擦除栅7连接到擦除线。现有闪存的操作方法包括擦除(Erase)，写入也即编程(Program)和读取(Read)，现有操作方法按照表一所示的电压值进行。表一操作EG(V)WL(V)SL(V)BL(V)Sub(V)擦除120000写入616Vdp0读取01.500.80表一中，EG表示所述多晶硅擦除栅7的电压，WL表示字线即所述多晶硅选择栅3的电压，SL表示所述源区10的电压，BL表示所述漏区11的电压，Sub表示所述半导体衬底1的电压。结合图1所示可知，在擦除的操作步骤中，在所述多晶硅擦除栅7上加擦除电压即表一中EG对应的12V，所述多晶硅选择栅3、所述源区10、所述漏区11和所述半导体衬底1电极都加0V电压。这时，存储在所述多晶硅浮栅5上的电子会通过所述隧穿介质层8进入到所述多晶硅擦除栅7中实现擦除；同时在擦除过程中，所述隧穿介质层8会有一定的几率俘获电子，从而是擦除不完全，并最终影响器件的读取电流窗口。所述闪存的操作方法中的写入操作的步骤包括：在所述多晶硅选择栅3上加第三正电压即表一中WL对应的1V使所述第一栅极结构所覆盖的区域的沟道导通。所述源区10加第四正电压即表一中SL对应的6V，所述多晶硅擦除栅7也加所述第四正电压使所述多晶硅擦除栅7和底部的所述源区10的电压相同。所述漏区11加漏编程电压即表一中BL对应的Vdp，所述漏编程电压和所述第四正电压使所述多晶硅浮栅5的第一侧面的底部发生热电子注入实现编程。热电子注入会穿过所述第二栅介质层4，使得所述第二栅介质层4有一定的几率俘获电子，从而也会影响器件的读取电流窗口。所述闪存的操作方法中的读操作的步骤包括：所述漏区11的电压即BL对应的电压大于所述源区10的电压即SL对应的电压使所述沟道区表面的沟道导通使形成源漏电流；表一中BL的电压为0.8V，SL的电压为0V。在所述多晶硅选择栅3上加第一正电压即表一中WL对应的电压使所述第一栅极结构所覆盖的区域的沟道导通。表一中，WL的电压为1.5V。所述多晶硅擦除栅7的电压即EG的电压为0V，所述半导体衬底1即Sub的电压也为0V。由于现有操作方法会使得所述第二栅介质层4和所述隧穿介质层8都会俘获一定的电子，从而会影响器件的读取电流窗口。
技术实现思路
本专利技术所要解决的技术问题是提供一种闪存的操作方法，能增加读取电流的窗口。为解决上述技术问题，本专利技术提供的闪存的操作方法的闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区和漏区。所述第一栅极结构由形成于半导体衬底表面的第一栅介质层和多晶硅选择栅叠加而成。所述第二栅极结构由形成于半导体衬底表面的第二栅介质层和多晶硅浮栅叠加而成。所述第三栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅擦除栅叠加而成。所述多晶硅浮栅的第二侧面和所述多晶硅擦除栅的第一侧面之间具有耦合区域，在所述耦合区域中设置有隔离所述多晶硅浮栅和所述多晶硅擦除栅的隧穿介质层，所述多晶硅擦除栅通过所述耦合区域擦除所述多晶硅浮栅中的电子。所述源区位于所述第三栅极结构的底部，所述漏区位于所述第一栅极结构的第一侧面外的所述半导体衬底表面上且所述漏区和所述第一栅极结构的第一侧面自对准。由位于所述源区和所述漏区之间的所述半导体衬底组成沟道区。所述闪存的操作方法中的读操作的步骤包括：在所述多晶硅选择栅上加第一正电压使所述第一栅极结构所覆盖的区域的沟道导通。所述漏区加大于所述源区的电压使所述沟道区表面的沟道导通使形成源漏电流；所述多晶硅擦除栅上加第二正电压，所述第二正电压小于擦除电压，所述第二正电压通过所述耦合区域的耦合减少所述隧穿介质层和所述第二栅介质层中俘获电子对读取电流窗口的影响，从而增加读取电流窗口。进一步的改进是，两个所述存储单元组成一个存储单元组合，所述存储单元组合中所述第三栅极结构和所述源区为两个对应的所述存储单元共用。进一步的改进是，在所述耦合区域处，所述多晶硅浮栅的顶部具有尖端结构。进一步的改进是，所述多晶硅浮栅的顶部覆盖有第四介质层。进一步的改进是，所述第一栅极结构的第一侧面形成有侧墙。进一步的改进是，所述源区连接到源极线，所述漏区连接到位线，所述多晶硅选择栅连接到字线，所述多晶硅擦除栅连接到擦除线。进一步的改进是，所述闪存的操作方法中的擦除操作的步骤包括：在所述多晶硅擦除栅上加擦除电压，所述多晶硅选择栅、所述源区、所述漏区和所述半导体衬底电极都加0V电压。进一步的改进是，所述闪存的操作方法中的写入操作的步骤包括：在所述多晶硅选择栅上加第三正电压使所述第一栅极结构所覆盖的区域的沟道导通。所述源区加第四正电压，所述多晶硅擦除栅也加所述第四正电压使所述多晶硅擦除栅和底部的所述源区的电压相同。所述漏区加漏编程电压，所述漏编程电压和所述第四正电压使所述多晶硅浮栅的第一侧面的底部发生热电子注入实现编程。进一步的改进是，所述第二正电压等于所述第一正电压。进一步的改进是，所述读操作中，所述第一正电压为1.5V，所述源区所加电压为0V，所述漏区所加电压为0.8V，所述半导体衬底所加电压为0V，所述第二正电压为1.5V。进一步的改进是，所述擦除操作中，所述擦除电压为12V。进一步的改进是，所述写入操作中，所述第三正电压为1V，所述第四正电压为6V，所述半导体衬底电压为0V。进一步的改进是，所述第一栅介质层、所述第二栅介质层、所述第三栅介质层和所述隧穿介质层的材料都为氧化物。进一步的改进是，所述侧墙的材料包括氧化物或氮化物。进一步的改进是，所述第四介质层的材料为氧化物。本专利技术对具有分离栅极的闪存的操本文档来自技高网...

【技术保护点】
1.一种闪存的操作方法，其特征在于：闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区和漏区；所述第一栅极结构由形成于半导体衬底表面的第一栅介质层和多晶硅选择栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第二栅介质层和多晶硅浮栅叠加而成；所述第三栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅擦除栅叠加而成；所述多晶硅浮栅的第二侧面和所述多晶硅擦除栅的第一侧面之间具有耦合区域，在所述耦合区域中设置有隔离所述多晶硅浮栅和所述多晶硅擦除栅的隧穿介质层，所述多晶硅擦除栅通过所述耦合区域擦除所述多晶硅浮栅中的电子；所述源区位于所述第三栅极结构的底部，所述漏区位于所述第一栅极结构的第一侧面外的所述半导体衬底表面上且所述漏区和所述第一栅极结构的第一侧面自对准；由位于所述源区和所述漏区之间的所述半导体衬底组成沟道区；所述闪存的操作方法中的读操作的步骤包括：在所述多晶硅选择栅上加第一正电压使所述第一栅极结构所覆盖的区域的沟道导通；所述漏区加大于所述源区的电压使所述沟道区表面的沟道导通使形成源漏电流；所述多晶硅擦除栅上加第二正电压，所述第二正电压小于擦除电压，所述第二正电压通过所述耦合区域的耦合减少所述隧穿介质层和所述第二栅介质层中俘获电子对读取电流窗口的影响，从而增加读取电流窗口。...

【技术特征摘要】
1.一种闪存的操作方法，其特征在于：闪存的存储单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区和漏区；所述第一栅极结构由形成于半导体衬底表面的第一栅介质层和多晶硅选择栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第二栅介质层和多晶硅浮栅叠加而成；所述第三栅极结构由形成于半导体衬底表面的第三栅介质层和多晶硅擦除栅叠加而成；所述多晶硅浮栅的第二侧面和所述多晶硅擦除栅的第一侧面之间具有耦合区域，在所述耦合区域中设置有隔离所述多晶硅浮栅和所述多晶硅擦除栅的隧穿介质层，所述多晶硅擦除栅通过所述耦合区域擦除所述多晶硅浮栅中的电子；所述源区位于所述第三栅极结构的底部，所述漏区位于所述第一栅极结构的第一侧面外的所述半导体衬底表面上且所述漏区和所述第一栅极结构的第一侧面自对准；由位于所述源区和所述漏区之间的所述半导体衬底组成沟道区；所述闪存的操作方法中的读操作的步骤包括：在所述多晶硅选择栅上加第一正电压使所述第一栅极结构所覆盖的区域的沟道导通；所述漏区加大于所述源区的电压使所述沟道区表面的沟道导通使形成源漏电流；所述多晶硅擦除栅上加第二正电压，所述第二正电压小于擦除电压，所述第二正电压通过所述耦合区域的耦合减少所述隧穿介质层和所述第二栅介质层中俘获电子对读取电流窗口的影响，从而增加读取电流窗口。2.如权利要求1所述的闪存的操作方法，其特征在于：两个所述存储单元组成一个存储单元组合，所述存储单元组合中所述第三栅极结构和所述源区为两个对应的所述存储单元共用。3.如权利要求1所述的闪存的操作方法，其特征在于：在所述耦合区域处，所述多晶硅浮栅的顶部具有尖端结构。4.如权利要求1所述的闪存的操作方法，其特征在于：所述多晶硅浮栅的顶部覆盖有第四介质层。5.如权利要求2所述的闪存的操作方法，其特征在于：所述第一栅极结构的第一侧面形成有侧...

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31