一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路制造技术

本实用新型专利技术公开了一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路，属于基准电压电路领域，通过T2与T3构成电流镜，由于两者尺寸相同，T3的漏极电流与T2的漏极电流相等，当电路未进入工作状态时，T2与T3导通处于开启状态，通过增加VDD端电压，使得R1上压降逐渐增大，因此通过R1的电流增加；由于T2与T3构成的电流镜的作用，通过R2的电流与R1上的电流相同，此时R1上的电流也趋于稳定，R2上电流也将趋于稳定，从而使得启动更好；其中晶体管T4、T5、T6、T7、T8、T9、T10、T11分别构成共源共栅电流镜，生成与电源无关的电流偏置。采用共源共栅电流源结构的电路，优点在于它会有一个很大的输出电阻。

【技术实现步骤摘要】
一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路
本技术涉及基准电压电路领域，具体涉及一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路。
技术介绍
巨磁阻传感器是用于检测磁场的惠斯通电桥结构,当向电桥供电后,在敏感轴方向加入磁场强度会引起电桥电阻元件的变化，导致电桥输出端的电压产生相应的变化，即传感器的输出电压变化量与外加磁场强度成正比。传感器芯片采用一组GMR惠斯通电桥结构，将磁场转化成差分电压(全桥)输出，高灵敏度、低磁滞、低温漂和优良的线性度，可以测量±0.5mT的磁场，采用超小型尺寸封装。产品可广泛应用于智能电网、智能交通、汽车电子、工业控制、医疗设备、消费电子等领域。但是由于芯片在进行工作时与电压的关系非常重要,因此需要设计出更好更精准的基准电压电路。现有的基准电压源的进度较低，同时输出的范围较小，因此需要设计出一种更加适合巨磁阻传感器使用的基准电压电路。
技术实现思路
本技术旨在公开一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路，解决上述问题，用于供巨磁阻传感器芯片提供基准电压，从而使得芯片工作的精度更高，更加符合市场的需求。本技术采取的技术方案为：一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路，包括启动电路和电压产生电路，所述启动电路与电压产生电路连接，其特征在于：所述电压产生电路包括晶体管T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、三极管Q1、Q2、Q3和电阻R3、R4，所述晶体管T4和晶体管T5的源极均与电源VDD端连接，所述晶体管T4的栅极和晶体管T5的栅极连接，并且与启动电路连接，所述晶体管T4的漏极与晶体管T6源极连接，所述晶体管T5的漏极与晶体管T7源极连接，所述晶体管T6的栅极与晶体管T7的栅极连接，并与晶体管T7的漏极连接，所述晶体管T6的漏极与晶体管T8的源极连接，所述晶体管T7的漏极与晶体管T9的源极连接，所述晶体管T8的栅极与晶体管T9的栅极连接，并与启动电路连接，所述晶体管T8的漏极与晶体管T10的源极连接，所述晶体管T9的漏极与晶体管T11的源极连接，所述晶体管T10的栅极与晶体管T11的栅极连接，并与晶体管T10的源极连接，所述晶体管T10的漏极与三极管Q1的集电极连接，所述晶体管T11的漏极经电阻R3与三极管Q2的集电极连接，所述三极管Q1的基极和发射极均与启动电路连接，所述三极管Q2的基极和发射极均与启动电路连接，所述晶体管T12的源极与电源VDD端连接，所述晶体管T12栅极与晶体管T4和晶体管T5的栅极连接，并且与启动电路连接，所述晶体管T12漏极与晶体管T13的源极连接，所述晶体管T13的栅极与晶体管T6与晶体管T7的栅极连接，所述晶体管T13的漏极与晶体管T14的源极和栅极连接，所述晶体管T14漏极与经电阻R4与三极管Q3集电极连接，所述三极管Q3的基极和发射极均与启动电路连接。进一步地，所述启动电路(1)包括晶体管T1、T2、T3、电阻R1、R2，所述晶体管T1、T2、T3的源极均与电源VDD端连接，所述晶体管T1的栅极均与晶体管T4的栅极、晶体管T5和晶体管T12的栅极连接，所述晶体管T2的栅极和晶体管T3的栅极连接，并且与晶体管T2的漏极连接，所述晶体管T2的漏极与晶体管T1漏极连接，且与电阻R1一端连接，所述晶体管T3漏极经电阻R2与晶体管T8和晶体管T9的栅极连接，所述电阻R1的另一端均与三极管Q1、Q2、Q3的基极和发射极连接。进一步地，所述晶体管T2、T3均为高压非对称PMOS管。进一步地，所述三极管Q1、Q2、Q3使用PNP型三极管。进一步地，所述晶体管T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14均使用PMOS管，使用型号为FDN304P的PMOS管。采用本技术技术方案具有以下优势：本技术通过T2与T3构成电流镜，由于两者尺寸相同，T3的漏极电流与T2的漏极电流相等，当电路未进入工作状态时，T2与T3导通处于开启状态，通过增加VDD端电压，使得R1上压降逐渐增大，因此通过R1的电流增加；由于T2与T3构成的电流镜的作用，通过R2的电流与R1上的电流相同，所以R2上电流也随着VDD端电压上升而升高，R2两端的电压也随之升高；当VDD增加到一定程度后，R1远离地端的电势将逐渐升高到该工艺下高压非对称PMOS管的截止电压，并保持稳定，此时R1上的电流也趋于稳定，R2上电流也将趋于稳定，从而使得启动更好；其中晶体管T4、T5、T6、T7、T8、T9、T10、T11分别构成共源共栅电流镜，生成与电源无关的电流偏置，影响电流精度的关键因素就是漏-源电压，漏-源电压的变化会严重影响漏极电流的匹配。对于普通电流镜电路，因它们的漏一源电压不同，从而失配与沟道调制效应会造成组成电流镜的两个晶体管的栅-源电压有差异，从而导致输出电流发生很大变化；采用共源共栅电流源结构的电路，优点在于它会有一个很大的输出电阻。【附图说明】图1是本技术实施例的一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路原理图。主要元件符号说明启动电路1电压产生电路2如下具体实施方式将结合上述附图进一步说明本技术。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明的是，在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。本技术的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。需要说明的是，下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本技术。此外，本技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。请参阅图1，是本技术实施例提供的一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路的模块框图，如图1所示，包括启动电路1和电压产生电路2，所述启动电路1与电压产生电路2连接。本文档来自技高网...

【技术保护点】
1.一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路，包括启动电路(1)和电压产生电路(2)，所述启动电路(1)与电压产生电路(2)连接，其特征在于：所述电压产生电路(2)包括晶体管T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、三极管Q1、Q2、Q3和电阻R3、R4，所述晶体管T4和晶体管T5的源极均与电源VDD端连接，所述晶体管T4的栅极和晶体管T5的栅极连接，并且与启动电路(1)连接，所述晶体管T4的漏极与晶体管T6源极连接，所述晶体管T5的漏极与晶体管T7源极连接，所述晶体管T6的栅极与晶体管T7的栅极连接，并与晶体管T7的漏极连接，所述晶体管T6的漏极与晶体管T8的源极连接，所述晶体管T7的漏极与晶体管T9的源极连接，所述晶体管T8的栅极与晶体管T9的栅极连接，并与启动电路(1)连接，所述晶体管T8的漏极与晶体管T10的源极连接，所述晶体管T9的漏极与晶体管T11的源极连接，所述晶体管T10的栅极与晶体管T11的栅极连接，并与晶体管T10的源极连接，所述晶体管T10的漏极与三极管Q1的集电极连接，所述晶体管T11的漏极经电阻R3与三极管Q2的集电极连接，所述三极管Q1的基极和发射极均与启动电路(1)连接，所述三极管Q2的基极和发射极均与启动电路(1)连接，所述晶体管T12的源极与电源VDD端连接，所述晶体管T12栅极与晶体管T4和晶体管T5的栅极连接，并且与启动电路(1)连接，所述晶体管T12漏极与晶体管T13的源极连接，所述晶体管T13的栅极与晶体管T6与晶体管T7的栅极连接，所述晶体管T13的漏极与晶体管T14的源极和栅极连接，所述晶体管T14漏极与经电阻R4与三极管Q3集电极连接，所述三极管Q3的基极和发射极均与启动电路(1)连接。...

【技术特征摘要】
1.一种适用于巨磁阻传感器芯片一体化设计的基准电压源电路，包括启动电路(1)和电压产生电路(2)，所述启动电路(1)与电压产生电路(2)连接，其特征在于：所述电压产生电路(2)包括晶体管T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、三极管Q1、Q2、Q3和电阻R3、R4，所述晶体管T4和晶体管T5的源极均与电源VDD端连接，所述晶体管T4的栅极和晶体管T5的栅极连接，并且与启动电路(1)连接，所述晶体管T4的漏极与晶体管T6源极连接，所述晶体管T5的漏极与晶体管T7源极连接，所述晶体管T6的栅极与晶体管T7的栅极连接，并与晶体管T7的漏极连接，所述晶体管T6的漏极与晶体管T8的源极连接，所述晶体管T7的漏极与晶体管T9的源极连接，所述晶体管T8的栅极与晶体管T9的栅极连接，并与启动电路(1)连接，所述晶体管T8的漏极与晶体管T10的源极连接，所述晶体管T9的漏极与晶体管T11的源极连接，所述晶体管T10的栅极与晶体管T11的栅极连接，并与晶体管T10的源极连接，所述晶体管T10的漏极与三极管Q1的集电极连接，所述晶体管T11的漏极经电阻R3与三极管Q2的集电极连接，所述三极管Q1的基极和发射极均与启动电路(1)连接，所述三极管Q2的基极和发射极均与启动电路(1)连接，所述晶体管T12的源极与电源VDD端连接，所述晶体管T12栅极与晶体管T4和晶体管T5的栅极连接，并且与启动电路(1)连接，所述晶体管T12漏极与晶体管T13的源极...

【专利技术属性】
技术研发人员：李仲秋，贺瑛，罗德凌，
申请(专利权)人：长沙航空职业技术学院，
类型：新型
国别省市：湖南,43