半导体器件制造技术

一种半导体器件，包括：衬底，包括单元区域和周边区域；以及衬底上的底部电极。底部电极布置在均在第一方向上延伸的第一行和第二行中。第一行和第二行在垂直于第一方向的第二方向上彼此相邻。第一行中的底部电极包括在第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极。第二行中的底部电极包括在第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极。第一行中的最外面的底部电极位于衬底的周边区域上。第二行中的最外面的底部电极位于衬底的单元区域上。

semiconductor device

A semiconductor device includes a substrate, including a unit area and a peripheral area, and a bottom electrode on the substrate. The bottom electrodes are arranged in the first and second rows extending in the first direction. The first and second rows are adjacent to each other in the second direction perpendicular to the first direction. The bottom electrodes in the first row include the outermost bottom electrodes separated from the first distance in the first direction and the next outermost bottom electrodes. The bottom electrodes in the second row include the outermost bottom electrodes separated from the second distance in the first direction and the next outermost bottom electrodes. The outermost bottom electrode in the first row is located in the surrounding area of the substrate. The outermost bottom electrode in the second row is located in the unit area of the substrate.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2017年5月29日在韩国知识产权局递交的韩国专利申请No.10-2017-0066259的优先权，其公开内容通过引用全部合并于此。
本公开的示例实施例涉及一种半导体器件，并且更具体地涉及一种包括电容器的半导体器件。
技术介绍
为了高度集成半导体器件，可以形成小的元件和精细的图案。节距是每个图案的宽度和相邻图案之间的距离的和。为了高度集成半导体器件，可以减小节距。然而，由于光刻工艺中分辨率的限制，可能难以形成具有精细节距的图案。
技术实现思路
根据本专利技术构思的示例实施例，一种半导体器件可以包括：衬底，包括单元区域和周边区域；以及衬底上的底部电极。底部电极可以布置成均在第一方向上延伸的第一行和第二行。第一行和所述第二行可以在垂直于所述第一方向的第二方向上彼此相邻。第一行中的底部电极可以包括在所述第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极。第二行中的底部电极可以包括在所述第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极。第一行中的最外面的底部电极可以位于所述衬底的周边区域上。第二行中的最外面的底部电极可以位于所述衬底的单元区域上。根据本专利技术构思的示例实施例，半导体器件可以包括衬底、衬底上的层间绝缘层、层间绝缘层中的连接盘(landingpad)、层间绝缘层中的连接挡板(1andingdam)以及层间绝缘层上的底部电极。底部电极可以在第一方向上布置。在平面图中，连接挡板可以围绕连接盘。底部电极可以包括第一底部电极和第二底部电极。在平面图中，第一底部电极可以分别与连接盘交叠，并且第二底部电极可以与连接挡板交叠。根据本专利技术构思的示例实施例，一种半导体器件可以包括衬底、衬底上的层间绝缘层、层间绝缘层中的连接盘、层间绝缘层中的连接挡板以及层间绝缘层上的底部电极。底部电极可以以二维布置。在平面图中，连接挡板可以围绕连接盘。底部电极可以包括分别接触连接盘的第一底部电极以及接触连接挡板的第二底部电极。附图说明图1是示出了根据示例实施例的半导体器件的示意性平面图。图2A是示出了根据示例实施例的半导体器件的示意性平面图。图2B、图2C和图2D是示出了根据示例实施例的半导体器件的示意性横截面图。图3是示出了根据示例实施例的半导体器件的示意性平面图。图4是示出了根据示例实施例的半导体器件的示意性平面图。图5A至图21A是示出了根据示例实施例的制造半导体器件的方法的示意性平面图。图5B至图21B、图5C至图21C以及图11D至图21D是示出了根据示例实施例的制造半导体器件的方法的示意性横截面图。具体实施方式现在将参考附图在下文中更全面地描述各种示例实施例。贯穿本申请，相同的附图标记可以指代相同的元件。图1是示出了根据示例实施例的半导体器件的示意性平面图。图2A是示出了根据示例实施例的半导体器件的示意性平面图，并且更具体地，是图1的区域A的放大图。图2B和图2C是示出了根据示例实施例的半导体器件的示意性横截面图。更具体地说，图2B是沿图2A的线I-I′截取的横截面图，图2C是沿图2A的线II-II′截取的横截面图，并且图2D是沿图2A的线III-III′截取的横截面图。参考图1和图2A至图2D，可以提供衬底100。衬底100可以是半导体衬底。例如，衬底100可以是硅衬底、锗衬底或硅锗衬底。衬底100可以包括布置有存储器单元的单元区域CA以及与单元区域CA相邻的周边区域PA。例如，周边区域PA可以围绕单元区域CA.存储器单元均可以包括稍后将描述的选择器件和电容器。选择器件可以设置在衬底100的单元区域CA上。在一些实施例中，选择器件可以是晶体管。可以在衬底100中设置晶体管的一些元件(例如，源极/漏极区域)，并且可以在衬底100上设置晶体管的其他元件(例如，栅极电极)。第一层间绝缘层110可以设置在衬底100上。第一层间绝缘层110可以覆盖选择器件。第一层间绝缘层110可以包括例如氧化硅、氮化硅和/或氮氧化硅。接触塞112可以设置在单元区域CA中的第一层间绝缘层110中。接触塞112可以电连接到选择器件。接触塞112可以包括导电材料，例如掺杂杂质的半导体材料(例如，掺杂硅、掺杂锗、掺杂硅锗)、金属(例如，钛、钽或钨)、导电金属氮化物(例如，氮化钛或氮化钽)、金属-半导体化合物(例如，金属硅化物)和/或其组合。第二层间绝缘层120可以设置在第一层间绝缘层110上。第二层间绝缘层120可以包括例如氧化硅、氮化硅和/或氮氧化硅。连接盘130可以二维地布置在单元区域CA中的第二层间绝缘层120中。连接盘130可以分别电连接到接触塞112。连接盘130可以包括导电材料。例如，连接盘130可以包括掺杂杂质的半导体材料、金属、导电金属氮化物和/或金属-半导体化合物。连接挡板132可以设置在周边区域PA中的第二层间绝缘层120中。连接挡板132可以设置成与最外面的连接盘130相邻，并且可以在平面图中延伸以围绕连接盘130。连接挡板132可以包括导电材料。例如，连接挡板132可以包括掺杂杂质的半导体材料、金属、导电金属氮化物和/或金属-半导体化合物。蚀刻停止层140可以设置在第二层间绝缘层120上。蚀刻停止层140可以覆盖连接盘130和连接挡板132。蚀刻停止层140可以包括例如氧化硅、氮化硅和/或氮氧化硅。电容器CAP可以设置在第二层间绝缘层120上。电容器CAP可以包括底部电极BE、介电层DL和顶部电极TE。例如，电容器CAP可以分别包括底部电极BE，并且介电层DE和顶部电极TE可以由电容器CAP共享。底部电极BE可以布置成二维阵列。底部电极BE可以被布置为形成在第一方向D1上延伸的多个行R1和R2。多个行R1和R2可以在垂直于第一方向D1的第二方向D2上彼此间隔开。多个行R1和R2可以包括第一行R1和第二行R2。第一行R1和第二行R2可以在第二方向D2上交替布置。在一些实施例中，第一行R1可以对应于底部电极BE的阵列的奇数行，并且第二行R2可以对应于底部电极BE的阵列的偶数行。在其他实施例中，第一行R1可以对应于底部电极BE的阵列的偶数行，并且第二行R2可以对应于底部电极BE的阵列的奇数行。底部电极BE可以包括单元区域CA中的第一底部电极BE1和周边区域PA中的第二底部电极BE2。在平面图中，每个第一底部电极BE1可以至少部分地与对应的一个连接盘130交叠，并且每个第二底部电极BE2可以至少部分地与连接挡板132交叠。例如，第一底部电极BE1中的每一个可以接触对应的一个连接盘130，并且第二底部电极BE2可以接触连接挡板132。每个第一行R1可以包括第一底部电极BE1和至少一个第二底部电极BE2。如图2A和图2C所示，每个第一行R1可以包括一个第二底部电极BE2，但不限于此。在下文中，将描述每个第一行R1包括一个第二底部电极BE2。当第一行R1中的每一个包括一个第二底部电极BE2时，第二底部电极BE2可以是每个第一行R1中的最下面的一个底部电极BE(例如，设置在每个第一行R1中的最外面位置处的底部电极BE)。每个第二行R2可以包括第一底部电极BE1。每个第二行R2可以不包括第二底部电极BE2。在多个行R1和R2中的每一行中，第一底部电极BE1可以布置成在第一方向D1上本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底，包括单元区域和周边区域；以及在衬底上的底部电极，所述底部电极布置在均在第一方向上延伸的第一行和第二行中，所述第一行和所述第二行在垂直于所述第一方向的第二方向上彼此相邻，所述第一行中的底部电极包括在所述第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极，所述第二行中的底部电极包括在所述第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极，所述第一行中的最外面的底部电极位于所述衬底的周边区域上，并且所述第二行中的最外面的底部电极位于所述衬底的单元区域上。

【技术特征摘要】
2017.05.29 KR 10-2017-00662591.一种半导体器件，包括：衬底，包括单元区域和周边区域；以及在衬底上的底部电极，所述底部电极布置在均在第一方向上延伸的第一行和第二行中，所述第一行和所述第二行在垂直于所述第一方向的第二方向上彼此相邻，所述第一行中的底部电极包括在所述第一方向上分开第一距离的最外面的底部电极和次最外面的底部电极，所述第二行中的底部电极包括在所述第一方向上分开第二距离的最外面的底部电极和次最外面的底部电极，所述第一行中的最外面的底部电极位于所述衬底的周边区域上，并且所述第二行中的最外面的底部电极位于所述衬底的单元区域上。2.根据权利要求1所述的半导体器件，其中，所述第一行中的底部电极和所述第二行中的底部电极在所述第一方向上以Z字形式布置。3.根据权利要求1所述的半导体器件，其中，所述第一行中的底部电极在所述第一方向上布置成彼此相距第三距离，所述第二行中的底部电极在所述第一方向上布置成彼此相距所述第二距离，所述第二距离基本上等于所述第三距离。4.根据权利要求3所述的半导体器件，其中，所述第一距离基本上等于所述第三距离，并且所述第一距离基本上等于所述第二距离。5.根据权利要求1所述的半导体器件，还包括：所述衬底与所述底部电极之间的层间绝缘层；所述层间绝缘层中的连接盘；以及所述层间绝缘层中的连接挡板，其中，在平面图中，所述连接挡板围绕所述连接盘。6.根据权利要求5所述的半导体器件，其中，在平面图中，所述第一行中的最外面的底部电极与所述连接挡板交叠。7.根据权利要求6所述的半导体器件，其中，所述第一行中的最外面的底部电极接触所述连接挡板。8.根据权利要求5所述的半导体器件，其中，在平面图中，所述第一行中的次最外面的底部电极和所述第二行中的最外面的底部电极分别与所述连接盘交叠。9.根据权利要求5所述的半导体器件，其中，在平面图中，所述第一行中的次最外面的底部电极与所述连接挡板之间的最短距离小于所述第二行中的最外面的底部电极与所述连接挡板之间的最短距离。10.根据权利要求1所述的半导体器件，还包括：覆盖...

【专利技术属性】
技术研发人员：金智熏，李垣哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR