本发明专利技术提供了一种存储器，字线包括位于所述有源区中的栅极和位于隔离区中的导电层，栅极和导电层相互连接，在对应字线位置且靠近栅极下方的衬底的隔离区中还形成有微沟槽，微沟槽中填充有导电层，从而使填充有导电层的微沟槽和有源区中的衬底在高度方向上至少部分空间重叠。当存储晶体管导通时，在微沟槽与有源区衬底空间重叠的衬底区域中也能够形成一导电区域，导电区域构成了导电沟道的一部分，这相当于增加了导电沟道的宽度，有利于提高存储晶体管的驱动电流和导通电流。
【技术实现步骤摘要】
存储器
本专利技术涉及半导体
，特别涉及一种存储器。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑器件、存储器件和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。存储器中通常包括多个存储单元，所述存储单元例如为存储晶体管。随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。然而，在元件尺寸缩减的要求下，存储晶体管的导电沟道的宽度也会随之缩减，进而使得存储晶体管的驱动电流和导通电流下降。
技术实现思路
本专利技术的目的在于提供一种存储器，以解决现有的存储器中的存储晶体管的驱动电路和导通电流下降的问题。为解决上述技术问题，本专利技术提供一种存储晶体管，包括：衬底，所述衬底上定义有多个形成有存储晶体管的有源区和位于所述有源区外围的隔离区；字线，包括位于所述有源区上的栅极和位于所述隔离区上的导电层，所述栅极和所述导电层相互连接；以及，微沟槽，位于所述隔离区的对应字线位置中且靠近所述衬底的所述栅极下方，所述导电层更填充于所述微沟槽中。可选的，所述存储器还包括：沟槽隔离结构，形成在所述隔离区的衬底中；其中，在所述隔离区的对应字线的位置中，所述导电层形成在所述沟槽隔离结构上，所述微沟槽位于所述沟槽隔离结构靠近所述栅极的侧壁上。可选的，所述沟槽隔离结构包括：隔离沟槽，形成在所述衬底中；以及，介电材料，形成在所述隔离沟槽中；其中，所述微沟槽形成在所述介电材料对应字线且靠近所述栅极的位置中，所述导电层形成在所述介电材料上。可选的，所述介电材料包括：第一介质层，形成在所述隔离沟槽的底部和侧壁上，所述微沟槽形成在所述第一介质层中；以及，第二介质层，形成在所述第一介质层上；以填充所述隔离沟槽；其中，在所述沟槽隔离结构的对应字线位置中，所述第一介质层低于所述第二介质层，使所述第二介质层和所述隔离沟槽的侧壁之间形成一凹陷区域，以构成所述微沟槽；所述沟槽隔离结构在非对应字线位置中，所述第一介质层的最大高度位置低于所述隔离沟槽的顶部位置，所述第二介质层覆盖所述第一介质层并填充所述隔离沟槽，所述第二介质层和所述第一介质层为不同刻蚀选择比的材质。可选的，所述沟槽隔离结构在对应字线位置中形成有导电沟槽，所述微沟槽和所述导电沟槽均形成在所述介电材料中，所述微沟槽位于所述导电沟槽靠近所述栅极一侧的下方，所述导电沟槽和所述微沟槽连通，所述微沟槽的深度为所述导电沟槽的深度的0.1％～50.0％。可选的，所述有源区包括源极掺杂区和漏极掺杂区，所述存储晶体管为沟槽晶体管，具有位于所述源极掺杂区和所述漏极掺杂区之间的栅极沟槽，所述栅极沟槽形成在所述有源区的所述衬底中，所述栅极位于所述栅极沟槽中。可选的，在高度方向上的，所述栅极的表面低于所述衬底对应所述源极掺杂区和所述漏极掺杂区的表面。可选的，所述栅极包括：栅介质层，形成在所述栅极沟槽的底部和侧壁；功函数层，形成在所述栅介质层上；栅极电极层，形成在所述功函数层上并填充所述栅极沟槽。可选的，所述功函数层低于所述栅极电极层，使所述栅极电极层的接触表面包括所述栅极电极层的上表面和未被所述功函数层包围的侧表面。可选的，如权利要求1所述的存储器，其特征在于，另包括沟槽隔离结构，形成在所述隔离区在对应字线位置中，所述导电层形成在所述沟槽隔离结构上，所述微沟槽位于所述沟槽隔离结构靠近所述栅极的侧壁上；所述沟槽隔离结构包括：隔离沟槽，形成在所述衬底中；以及，介电材料，形成在所述隔离沟槽中；其中，所述微沟槽形成在所述介电材料对应字线且靠近所述栅极的位置中，所述导电层形成在所述介电材料上；所述沟槽隔离结构在对应字线位置中形成有导电沟槽，所述微沟槽和所述导电沟槽均形成在所述介电材料中，所述微沟槽位于所述导电沟槽靠近所述栅极一侧的下方，所述导电沟槽和所述微沟槽连通；所述栅极包括：栅介质层，形成在所述栅极沟槽的底部和侧壁；功函数层，形成在所述栅介质层上；以及，栅极电极层，形成在所述功函数层上并填充所述栅极沟槽；所述栅介质层和所述功函数层除了形成于所述栅极沟槽内，更形成于在所述导电沟槽内的所述介电材料上。即，本专利技术提供的存储器中，在对应字线位置的隔离区中形成有微沟槽，并且所述微沟槽靠近栅极下方的衬底，使所述微沟槽和所述有源区衬底在高度方向上存在空间重叠。从而当存储晶体管导通时，在微沟槽与有源区衬底空间重叠的衬底中也能够形成一高度方向上的导电区域，增加了导电沟道的宽度，有利于提高存储晶体管的驱动电流和导通电流。并且，本专利技术提供的存储器中，所述微沟槽时形成在隔离区中，并利用有源区在高度方向上的衬底区域，并不需要额外增加隔离区和有源区的尺寸，能够在不改变存储器尺寸的基础上，扩展导电沟道的宽度，改善存储器器件的性能。附图说明图1为本专利技术一实施例中的存储器的俯视图；图2为图1所示的本专利技术一实施例中的存储器沿AA’方向的剖面图；图3为图1所示的本专利技术一实施例中的存储器沿BB’方向的剖面图；图4为图1所示的本专利技术一实施例中的存储器在CC’区域的局部放大俯视图；图5为图1所示的本专利技术一实施例中的存储器沿DD’方向上的剖面图；图6为本专利技术一实施例中的存储器的形成方法的流程示意图；图7为本专利技术一实施例中的存储器的形成方法在执行步骤S100时的存储器的俯视图；图8a-8c为图7所示本专利技术一实施例中的存储器的形成方法在执行步骤S100的过程中沿AA’和BB’方向的剖面示意图；图9为本专利技术一实施例中的存储器的形成方法执行步骤S200的流程示意图；图10为本专利技术一实施例中的存储器的形成方法在执行步骤S200时的俯视图；图11为图10所示的本专利技术一实施例中的存储器的形成方法在执行步骤S200过程中沿AA’和BB’方向上的剖面示意图；图12为本专利技术一实施例中的存储器的形成方法在执行步骤S300时的俯视图；图13a和图13b为图12所示的本专利技术一实施例中的存储器的形成方法在执行步骤S300过程中沿AA’和BB’方向上的剖面示意图；其中，附图标记如下：1-衬底；10-有源区；100-存储晶体管；110-源极掺杂区；120-漏极掺杂区；130-栅极；130a-栅极沟槽；131-栅介质层；132-功函数层；133-栅极电极层；140-导电沟道；150-阱区；20-隔离区；210-沟槽隔离结构；212-隔离沟槽；211-介质材料；211a-第一介质层；211b-第二介质层；220-导电层；230-微沟槽；240-导电沟槽；30-字线；Z1-微沟槽深度；Z2-导电沟槽深度；Z3-沟槽隔离结构深度；Z4-掩膜盖层厚度；Z5-栅极表面与对应源极掺杂区/漏极掺杂区的衬底表面的高度差。具体实施方式承上所述，为了提高存储器元件的密集程度，需相应的缩减存储晶体管中的导电沟道的尺寸，从而会对存储晶体管的驱动电流和导通电流造成影响。因此，在提高器件密集度的基础上，如何提高存储晶体管的驱动电流和导通电流以进一步改善存储器性能至关重要。为此，本专利技术提供了一种存储器，包括：衬底，所述衬底上定义有多个形成有存储晶体管的有源区和位于所述有源区外围的隔离区；字线，包括位于所述有源区上的栅极和位于隔离区上的导电层，所述栅极和所述导电层相互连接；以及微沟槽，位于所述隔离区的对应字线位置中且靠近所述衬底的所述栅极下方，所述导电层更填充于所述微沟槽中。本本文档来自技高网...
【技术保护点】
1.一种存储器，其特征在于，包括：衬底，所述衬底上定义有多个形成有存储晶体管的有源区和位于所述有源区外围的隔离区；字线，包括位于所述有源区中的栅极和位于所述隔离区中的导电层，所述栅极和所述导电层相互连接；以及，微沟槽，位于所述隔离区的对应字线位置中且靠近所述栅极下方的衬底，所述导电层更填充于所述微沟槽中；其中，在所述有源区中位于所述栅极两侧的衬底中还分别形成有一源极掺杂区和一漏极掺杂区，所述微沟槽沿着所述源极掺杂区到所述漏极掺杂区的方向延伸。
【技术特征摘要】
1.一种存储器，其特征在于，包括：衬底，所述衬底上定义有多个形成有存储晶体管的有源区和位于所述有源区外围的隔离区；字线，包括位于所述有源区中的栅极和位于所述隔离区中的导电层，所述栅极和所述导电层相互连接；以及，微沟槽，位于所述隔离区的对应字线位置中且靠近所述栅极下方的衬底，所述导电层更填充于所述微沟槽中；其中，在所述有源区中位于所述栅极两侧的衬底中还分别形成有一源极掺杂区和一漏极掺杂区，所述微沟槽沿着所述源极掺杂区到所述漏极掺杂区的方向延伸。2.如权利要求1所述的存储器，其特征在于，另包括：沟槽隔离结构，形成在所述衬底的所述隔离区中；其中，在所述隔离区的对应字线位置中，所述导电层形成在所述沟槽隔离结构上，所述微沟槽位于所述沟槽隔离结构靠近所述栅极的侧壁上。3.如权利要求2所述的存储器，其特征在于，所述沟槽隔离结构包括：隔离沟槽，形成在所述衬底中；以及，介电材料，形成在所述隔离沟槽中；其中，所述微沟槽形成在所述介电材料对应字线且靠近所述栅极的位置中，所述导电层形成在所述介电材料上。4.如权利要求3所述的存储器，其特征在于，所述介电材料包括：第一介质层，形成在所述隔离沟槽的底部和侧壁上，所述微沟槽形成在所述第一介质层中；以及，第二介质层，形成在所述第一介质层上，以填充所述隔离沟槽；其中，所述沟槽隔离结构在对应字线位置中，所述第一介质层低于所述第二介质层，使所述第二介质层和所述隔离沟槽的侧壁之间形成一凹陷区域，以构成所述微沟槽；所述沟槽隔离结构在非对应字线位置中，所述第一介质层的最大高度位置低于所述隔离沟槽的顶部，所述第二介质层覆盖所述第一介质层并填充所述隔离沟槽，所述第二介质层和所述第一介质层为不同刻蚀选择比的材质。5.如权利要求3所述的存储器，其特征在于，所述沟槽隔离结构在对应字线位置中形成有导电沟槽，所述微沟槽和所述导电沟槽均形成在所述介电材料中，所述微沟槽位于所述导电沟槽靠近所述...
【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。