静电吸附夹盘及其制造方法、以及半导体装置的制造方法制造方法及图纸

本发明专利技术涉及静电吸附夹盘及其制造方法、以及半导体装置的制造方法。本发明专利技术提供一种静电吸附夹盘及其制造方法以及半导体装置的制造方法，可使半导体晶圆的剥离容易且可抑制半导体晶圆的破裂，并且将半导体晶圆高精确度地修整以谋求薄层化。该利用静电力来保持半导体晶圆的静电吸附夹盘，具有基板、接合在基板的一主面的合成树脂片及配设在合成树脂片的内部的至少一对电极，且在合成树脂片的表面形成有供半导体晶圆抵接的经平坦化的研削面。借此，可将半导体晶圆予以吸附保持，并且容易地进行剥离，且可抑制剥离时的破损。此外，借由形成经过平坦化的研削面作为保持面，可将半导体晶圆的厚度均匀地进行修整，以谋求薄层化。

【技术实现步骤摘要】
静电吸附夹盘及其制造方法、以及半导体装置的制造方法
本专利技术涉及一种借由静电力来保持半导体晶圆的静电吸附夹盘及其制造方法以及利用该静电吸附夹盘的半导体装置的制造方法。
技术介绍
以往，在使半导体晶圆薄层化的过程等中，进行隔着树脂将承载晶圆接合于半导体晶圆，而借由承载晶圆来保持半导体晶圆。借此，在薄层化加工时或搬送时等半导体晶圆破裂的风险会减低。另一方面，例如专利文献1所揭示，具有一种借由静电力(库伦力)来保持半导体晶圆的静电保持装置。此时，可将半导体晶圆等薄板状的保持对象物直接接合在静电保持装置，并且借由将电极予以除电以去除静电力，而可容易地将保持对象物予以剥离。(现有技术文献)(专利文献)专利文献1：日本特开2003-282671号公报。
技术实现思路
(专利技术所欲解决的课题)在半导体装置的领域中，除了半导体晶圆的大型化，三维安装化也在进展中。为了提升半导体装置的集成率，其课题为使半导体晶圆薄层化，并层叠更多层的装置。具体而言，三维安装的各层的半导体晶圆在目前形成为40至50μm的厚度。往后，要求将半导体晶圆薄层化至10至20μm，以使的高性能化及多层化。然而，为了防止半导体晶圆的破裂等，同时谋求更进一步的薄层化，在上述的现有技术中，仍有应改善的问题点。例如上述的现有技术，在利用承载晶圆来保持半导体晶圆的方法中，具有使用于贴合的树脂的面内有较大不均匀的问题点。也就是，使用于接合的树脂通常为30至50μm的厚度，其面内不均匀为2至3μm。该不均匀会在薄层化研削时直接造成半导体晶圆的厚度的不均匀。因此，当厚度10μm左右的半导体晶圆时，所述的厚度的不均匀会对装置性能或良率造成大幅的影响。此外，在利用承载晶圆来保持半导体晶圆的方法中，半导体晶圆为在其背面被研削或研磨而经过薄层化之后，会在半导体晶圆与树脂的界面剥离。因此，会有在该剥离时半导体晶圆破裂的风险。另一方面，如专利文献1揭示的现有技术所示，在借由静电力来保持半导体晶圆等保持对象物的静电保持装置的方法中，如前所述，可去除静电力而容易地将保持对象物予以剥离。因此，可减低在剥离时属于保持对象物的半导体晶圆破裂的风险。然而，在现有技术的静电保持装置中，会有因埋设于绝缘体的内部的电极材而在绝缘体的表面产生5至10μm的扭曲的问题。因此，现有技术的静电保持装置的可使用的步骤限定于搬送或化学蒸镀(CVD)、溅镀等，而无法利用作为背面基准的微细的光刻或薄层化研削的步骤中的保持装置。具体而言，当在产生静电保持装置的扭曲的绝缘体的表面吸附有半导体晶圆时，也会在半导体晶圆的表面产生5至10μm的扭曲。因此，在光刻中，会有在半导体晶圆的表面产生成为焦点深度外的部分，而无法形成良好的图案。此外，当现有技术的静电保持装置用于半导体晶圆的薄层化研削时，由于产生在静电保持装置的表面的扭曲，因而会在半导体晶圆中发生5至10μm的修整厚度的不均匀，而有制品不良或特性的不均匀等问题。本专利技术为鉴于上述课题而研创，其目的在于提供一种静电吸附夹盘及及其制造方法以及半导体装置的制造方法，可容易地进行半导体晶圆的剥离且可抑制半导体晶圆的破裂，并且可高精确度地修整半导体晶圆以谋求薄层化。(解决课题的手段)本专利技术的静电吸附夹盘为借由静电力来保持半导体晶圆的静电吸附夹盘，其具有：基板；合成树脂片，其接合于所述基板的一主面；至少一对电极，其配设于所述合成树脂片的内部；在所述合成树脂片的表面，形成有供所述半导体晶圆抵接的平坦化的研削面。此外，本专利技术的静电吸附夹盘的制造方法为借由静电力而保持半导体晶圆的静电吸附夹盘的制造方法，其具备：将在内部设置有至少一对电极的合成树脂片接合在基板的步骤；将接合在所述基板的所述合成树脂片的表面借由磨石研削而形成被平坦化的研削面的步骤。此外，本专利技术的半导体装置的制造方法具备：利用所述静电吸附夹盘而使半导体晶圆的装置面抵接于所述静电吸附夹盘的平坦化的所述研削面并对所述电极施加电压，而利用静电力来保持所述半导体晶圆的步骤；将保持在所述静电吸附夹盘的所述半导体晶圆的背面予以研削的步骤。(专利技术的效果)依据本专利技术的静电吸附夹盘，具有基板、接合于基板的一主面的合成树脂片，及配设在合成树脂片的内部的至少一对电极。借此，借由对一对电极施加电压，而可将半导体晶圆予以吸附并保持，借由将施加于电极的电压予以除去，而可容易地剥离半导体晶圆。因此，可抑制剥离时的半导体晶圆的破损。此外，在合成树脂片的表面，形成有供半导体晶圆抵接的经平坦化的研削面。借此，可将静电吸附夹盘利用在对于保持面要求高平坦度的光刻或薄层化研削的步骤。并且，借由形成经过平坦化的研削面作为保持面，即可在薄层研削中，可将半导体晶圆的厚度均匀地修整而谋求更进一步的薄层化。依据本专利技术的静电吸附夹盘，研削面的显示研削面全体的平坦度的TTV(TotalThicknessVariation，总厚度变异)为1μm以下，显示评价区域25mm×25mm的平坦度的LTV(LocalThicknessVariation，区域厚度变异)也可为0.1μm以下。借此，可大幅地将静电吸附夹盘的适用范围予以扩大，而可贡献半导体晶圆的微细化、高性能化、超薄层化及多层化。例如，借由将本专利技术的静电吸附夹盘运用在光刻，在半导体晶圆的整批全面曝光中，可形成1μm的线空间或电洞。此外，在利用步进电动机的晶片曝光中，可形成0.1μm的线空间或电洞。如此，依据本专利技术，实现高精确度的微细加工。此外，在将本专利技术的静电吸附夹盘适用于半导体晶圆的薄层化研削时，借由TTV提升，装置间的特性稳定性会提升，而可期待薄层化限界的大幅减低。具体而言，与利用现有技术的承载晶圆且隔着树脂而与半导体晶圆贴合的方法相比较，在本专利技术的静电吸附夹盘中，可将显示装置表面的凹凸的TTV抑制在1/3以下的1μm以下，将LTV抑制在1/10以下的0.1μm以下。此外，即使半导体晶圆厚度10至20μm的超薄层化，由于不会有剥离半导体晶圆与静电吸附夹盘时的剥离应力，因此也可期待良率的大幅提升。如此，可利用具有压倒性平坦的研削面作为保持面的静电吸附夹盘来实施各种制程。此外，依据本专利技术的静电吸附夹盘的制造方法，具备：将在内部设置有至少一对的电极的合成树脂片接合在基板的步骤；以及形成对接合在基板的合成树脂片的表面以磨石研削而平坦化的研削面的步骤。借此，可容易地进行半导体晶圆的剥离，且可获得具有适当的高平坦度的研削面作为保持面的静电吸附夹盘。此外，依据本专利技术的静电吸附夹盘的制造方法，在形成研削面的步骤中，也可采用细微性＃500至8000的钻石磨石。借此，可将覆盖电极的合成树脂片高効率且高精确度地予以研削，而能获得适于半导体晶圆的保持的高精确度且平坦的研削面。此外，依据本专利技术的静电吸附夹盘的制造方法，在形成研削面的步骤中，也能以喷出压力3至20MPa将洗净液喷附至磨石的未作为研削加工用的部分的刀尖。借此，由于利用洗净液来去除附着在磨石的刀尖的合成树脂片的削屑，同时对合成树脂片进行研削，因此可高精确度且容易地对合成树脂片的表面进行研削，且可形成高平坦的研削面。特别是，使洗净液喷射的压力为重要，借由上述的较优选的喷出压力，可去除附着在磨石的刀尖的合成树脂片的削屑。此外，依据本专利技术的半导体装置的制造方法，其具备：利用所述的本专利技术的静本文档来自技高网...

【技术保护点】
1.一种静电吸附夹盘，借由静电力来保持半导体晶圆，其具备：基板；合成树脂片，其接合于所述基板的一主面；以及至少一对电极，其配设于所述合成树脂片的内部；在所述合成树脂片的表面，形成有供所述半导体晶圆抵接的平坦化的研削面。

【技术特征摘要】
2017.04.27 JP 2017-0880421.一种静电吸附夹盘，借由静电力来保持半导体晶圆，其具备：基板；合成树脂片，其接合于所述基板的一主面；以及至少一对电极，其配设于所述合成树脂片的内部；在所述合成树脂片的表面，形成有供所述半导体晶圆抵接的平坦化的研削面。2.根据权利要求1所述的静电吸附夹盘，其中，所述研削面为TTV为1μm以下，评价区域25mm×25mm的LTV为0.1μm以下。3.一种静电吸附夹盘的制造方法，该静电吸附夹盘为借由静电力而保持半导体晶圆，该制造方法包括：将在内部设置有至少一对电极的合成树脂片接合在基板的步骤；将接合在所述基板的所述合成树脂片的表面以磨石研削...

【专利技术属性】
技术研发人员：山本荣一，寺久保欣浩，三井贵彦，伊东利洋，
申请(专利权)人：株式会社冈本工作机械制作所，
类型：发明
国别省市：日本,JP