碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法技术

一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n

【技术实现步骤摘要】
碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
本专利技术涉及一种碳化硅(SiC)绝缘栅双极型晶体管(IGBT)、SiC-IGBT用的外延晶片(epitaxialwafer)、该外延晶片的制造方法以及SiC-IGBT的制造方法。
技术介绍
在SiC衬底上使SiC外延生长而得到的外延晶片中，存在很多晶体缺陷、位错，认为它们对SiC半导体装置的特性造成了不良影响。特别是，在使半导体装置进行双极动作时，外延生长层中的基面位错(BPD)扩展为堆垛层错(SF)，使得电流难以流过，由此使半导体装置的导通电压上升，成为导致产生“双极劣化”的原因。BPD以数百～数千个/cm2的密度存在于衬底。其中很多BPD在外延生长中被变换为贯通刃型位错(TED)，但是剩余的BPD贯通至表面，扩展为三角形的堆垛层错而成为问题。关于该问题，通过对外延生长条件下工夫等，变换的效率上升，使得几乎全部BPD均被变换，由此该问题得以改善。但是，近年来，有报告指出堆垛层错扩展为带状，其成为面向进行双极动作的SiC半导体装置的实用化的新问题(参照非专利文献1。)。在非专利文献1中，作为带状堆垛层错扩展的原因，列举了半导体衬底中的电子-空穴的复合。另外，为了抑制复合，公开了以下对策：使在半导体装置的半导体衬底之上外延生长而成的缓冲层变厚，由此防止向半导体衬底过剩地注入空穴。但是，厚的缓冲层的成膜会导致因外延生长的生产效率(throughput)下降引起的成本增大、因缺陷密度增加引起的成品率下降和外延晶片的电阻增大，因此并不理想。因此，需要一种以最小限度的缓冲层的厚度来防止带状堆垛层错的对策。非专利文献1：J.J.Sumakeris及其他，“双极型SiC半导体装置的正向电压稳定化的方法(ApproachestoStabilizingtheForwardVoltageofBipolarSiCDevices)”，(美国)，MaterialsScienceForum，在线第457-460卷，2004年，p.1113-1116
技术实现思路
通过本专利技术人们的分析而了解到，上述产生双极劣化的现象是以下现象：衬底内的BPD为起点，过剩的空穴被注入到BPD位置，由此堆垛层错扩大。并且，本专利技术人们的试验研究的结果表明：在使用使外延生长层生长之后将衬底去除而成的自支撑外延膜的绝缘栅双极型晶体管(IGBT)中，在正向通电时也产生同样的双极劣化现象。了解到是以下现象：在使用自支撑外延膜的IGBT的情况下，存在于在去除衬底时形成的划痕、损伤部的BPD为起点，电子被过剩地注入到这些BPD中的集电极电极附近的起点，由此堆垛层错扩大。专利技术要解决的问题本专利技术是着眼于上述问题而完成的，其目的在于提供如下一种碳化硅外延晶片、使用该外延晶片的碳化硅绝缘栅双极型晶体管、碳化硅外延晶片的制造方法以及碳化硅绝缘栅双极型晶体管的制造方法：能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。用于解决问题的方案为了解决上述问题，本专利技术所涉及的碳化硅绝缘栅双极型晶体管的某个方式的主旨在于，具备：p型的集电极层，其由碳化硅形成，其厚度被设置为5μm以上且20μm以下，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼；n型的耐压维持层，其设置于集电极层之上；p型的基区，其设置于耐压维持层之上；n型的发射极区，其设置于基区的上部；栅极绝缘膜，其设置于耐压维持层的上部；以及栅极电极，其设置于栅极绝缘膜之上，其中，利用被添加在集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。另外，本专利技术所涉及的碳化硅外延晶片的某个方式的主旨在于，具备：碳化硅的衬底；以及p型的缓冲层，其设置于衬底之上，具有集电极用区域，该集电极用区域具有5μm以上且20μm以下的厚度，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼，其中，利用被添加在缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。另外，本专利技术所涉及的碳化硅外延晶片的制造方法的某个方式的主旨在于，包括以下工序：在衬底之上，以如下方式形成由碳化硅形成的p型的缓冲层来作为集电极层：缓冲层的厚度为5μm以上且20μm以下，并以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加硼，其中，利用被添加在缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。另外，本专利技术所涉及的碳化硅绝缘栅双极型晶体管的制造方法的某个方式是使用了碳化硅外延晶片的碳化硅绝缘栅双极型晶体管的制造方法，所述碳化硅外延晶片是使用上述某个方式所涉及的碳化硅外延晶片的制造方法来制造出的，所述碳化硅外延晶片具备衬底以及作为集电极层的由碳化硅形成的p型的缓冲层，该碳化硅绝缘栅双极型晶体管的制造方法的主旨在于，包括以下工序：去除衬底；在集电极层之上形成n型的耐压维持层；在耐压维持层之上形成p型的基区；在基区的上部形成n型的发射极区；在耐压维持层的上部形成栅极绝缘膜；以及在栅极绝缘膜之上形成栅极电极，其中，利用被添加在集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。专利技术的效果根据本专利技术所涉及的碳化硅外延晶片和碳化硅绝缘栅双极型晶体管，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。另外，根据本专利技术所涉及的碳化硅外延晶片的制造方法和碳化硅绝缘栅双极型晶体管的制造方法，能够实现以下的半导体装置：能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。附图说明图1是示意性地表示第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的概要的截面图。图2是表示同时添加(复合掺杂(co-doping))铝(Al)和硼(B)时的少数载流子寿命的B添加浓度依赖性的曲线图。图3是表示少数载流子寿命与抑制SF扩大所需的缓冲层膜厚之间的关系的曲线图。图4是示意性地表示第一实施方式所涉及的碳化硅外延晶片的概要的截面图。图5是表示第一实施方式所涉及的碳化硅外延晶片的制造方法的流程图。图6A是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其1)。图6B是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其2)。图6C是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其3)。图7是示意性地表示第二实施方式所涉及的外延晶片的概要的截面图。图8是表示第二实施方式所涉及的外延晶片的制造方法的流程图。附图标记说明1：n+型衬底；2：p型缓冲层；2a：p型缓冲层用区；3：n型场终止层；4：n-型耐压维持层；5a、5b：p+型第一基区；6：p型外延层；6a、6b：p型第二基区；7：n型基区；8a、8b：n+型发射极区；9a、9b：p+型第一接触区；10：栅极绝缘膜；11：栅极电极；12：层间绝缘膜；13：发射极电极；14：p本文档来自技高网...

【技术保护点】
1.一种碳化硅绝缘栅双极型晶体管，其特征在于，具备：p型的集电极层，其由碳化硅形成，其厚度被设置为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有铝并且以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有硼；n型的耐压维持层，其设置于所述集电极层之上；p型的基区，其设置于所述耐压维持层之上；n型的发射极区，其设置于所述基区的上部；栅极绝缘膜，其设置于所述耐压维持层的上部；以及栅极电极，其设置于所述栅极绝缘膜之上，其中，利用被添加在所述集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。

【技术特征摘要】
2017.04.28 JP 2017-0898451.一种碳化硅绝缘栅双极型晶体管，其特征在于，具备：p型的集电极层，其由碳化硅形成，其厚度被设置为5μm以上且20μm以下，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼；n型的耐压维持层，其设置于所述集电极层之上；p型的基区，其设置于所述耐压维持层之上；n型的发射极区，其设置于所述基区的上部；栅极绝缘膜，其设置于所述耐压维持层的上部；以及栅极电极，其设置于所述栅极绝缘膜之上，其中，利用被添加在所述集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。2.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，在正向通电时，到达所述集电极层的下表面的电子密度为2×1015cm-3以下。3.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，所述耐压维持层的厚度为250μm以下，且所述耐压维持层中以1×1015cm-3以下的杂质浓度添加有氮。4.根据权利要求3所述的碳化硅绝缘栅双极型晶体管，其特征在于，所述耐压维持层的厚度为100μm以上。5.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，所述集电极层中的少数载流子寿命为60ns以下。6.一种碳化硅外延晶片，其特征在于，具备：碳化硅的衬底；以及p型的缓冲层，其设置于所述衬底之上，具有集电极用区域，该集电极用区域具有5μm以上且20μm以下的厚度，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼，其中，利用被添加在所述缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。7.根据权利要求6所述的碳化硅外延晶片，其特征在于，所述缓冲层在所述集...

【专利技术属性】
技术研发人员：俵武志，土田秀一，村田晃一，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP