集成电路封装制造技术

一种包括集成电路组件、图案化介电衬层、绝缘包封体及重布线路结构的集成电路封装。集成电路组件包括有源表面及分布于所述有源表面上的导电通孔。图案化介电衬层共形地覆盖集成电路组件的有源表面及导电通孔的侧壁。绝缘包封体包封集成电路组件的侧壁并覆盖图案化介电衬层。绝缘包封体包括平坦顶表面。绝缘包封体的平坦顶表面与导电通孔的顶表面实质上共面。绝缘包封体与导电通孔通过图案化介电衬层间隔开。重布线路结构设置于绝缘包封体的平坦顶表面、导电通孔的顶表面及图案化介电衬层的顶表面上。重布线路结构电性连接至导电通孔。

IC packaging

An integrated circuit package comprising an integrated circuit module, a patterned dielectric lining, an insulating envelope and a reconfigurable circuit structure. The integrated circuit component includes an active surface and a conductive through hole on the active surface. Patterned dielectric lining conformally covers the active surface of the integrated circuit assembly and the side walls of the conductive through-hole. The insulating envelope seals the sidewalls of the integrated circuit assembly and covers the patterned dielectric lining. The insulating envelope includes a flat top surface. The flat top surface of the insulating package is substantially coplanar with the top surface of the conductive through-hole. The insulating envelope and the conductive through-hole are spaced apart by patterned dielectric liners. The redistribution circuit structure is arranged on the flat top surface of the insulation envelope, the top surface of the conductive through hole and the top surface of the patterned dielectric lining. The heavy wiring structure is electrically connected to the conductive through-hole.

【技术实现步骤摘要】
集成电路封装
本专利技术的实施例涉及一种集成电路封装。
技术介绍
由于各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的提高来自于最小特征大小的持续减小，此使得能够将更多较小的组件整合至给定区域中。这些较小的电子组件也需要与先前的封装相比利用较小区域的较小的封装。半导体组件的某些较小类型的封装包括方型扁平封装(quadflatpackage，QFP)、引脚栅阵列(pingridarray，PGA)封装、球栅阵列(ballgridarray，BGA)封装等等。当前，集成扇出型(integratedfan-out，InFO)封装因其紧凑性而正变得日渐流行，且集成扇出型封装的可靠性及制造成本在集成电路(integratedcircuit，IC)封装工艺期间受到高度关注。
技术实现思路
根据本专利技术的某些实施例，提供一种包括集成电路组件、图案化介电衬层及绝缘包封体的集成电路封装。所述集成电路组件包括有源表面及分布于所述有源表面上的导电通孔。所述图案化介电衬层共形地覆盖所述集成电路组件的所述有源表面及所述导电通孔的侧壁。所本文档来自技高网...

【技术保护点】
1.一种集成电路封装，其特征在于，包括：集成电路组件，包括有源表面及从所述有源表面突出的导电通孔；图案化介电衬层，共形地覆盖所述集成电路组件的所述有源表面及所述导电通孔的侧壁；以及绝缘包封体，包封所述集成电路组件的侧壁并覆盖所述图案化介电衬层，所述绝缘包封体包括平坦顶表面，所述绝缘包封体的所述平坦顶表面与所述导电通孔的顶表面实质上共面，其中所述绝缘包封体与所述导电通孔通过所述图案化介电衬层间隔开。

【技术特征摘要】
2017.04.13 US 15/486,3061.一种集成电路封装，其特征在于，包括：集成电路组件，包括有源表面及从所述有源表面突出的导电通孔；图案化介电衬层，共形地覆盖所述集成电路组件的所述有源表...

【专利技术属性】
技术研发人员：刘子正，郭宏瑞，胡毓祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71