一种高阶温度补偿带隙基准电路制造技术

本申请提供一种高阶温度补偿带隙基准电路，所述高阶温度补偿带隙基准电路，包括电源、启动电路、带隙基准核心电路和高阶温度补偿电路，高阶温度补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路。即本发明专利技术提供的高阶温度补偿带隙基准电路通过高温段补偿电路和低温段补偿电路对带隙基准核心电路的带隙基准输出电压进行叠加，从而与带隙基准核心电路的温度特性电压曲线构成了四阶特性曲线，对带隙基准核心电路的电压产生了高阶温度补偿的效果，解决了传统带隙基准电路温度特性差，全温度范围内输出精度低的问题。

A high order temperature compensated bandgap reference circuit

This application provides a high-order temperature compensated bandgap reference circuit. The high-order temperature compensated bandgap reference circuit includes a power supply, a startup circuit, a bandgap reference core circuit and a high-order temperature compensation circuit. The high-order temperature compensation circuit includes a temperature drift voltage sampling circuit, a high-temperature compensation circuit, a low-temperature compensation circuit and a temperature compensation circuit. Degree compensation output circuit. The high-order temperature-compensated bandgap reference circuit provided by the invention superimposes the bandgap reference output voltage of the bandgap reference core circuit through the high-temperature compensation circuit and the low-temperature compensation circuit, thus constituting the fourth-order characteristic curve with the temperature characteristic voltage curve of the bandgap reference core circuit and the bandgap reference core circuit. The voltage produces the effect of high-order temperature compensation, which solves the problem of poor temperature characteristic and low output precision in the whole temperature range of traditional bandgap reference circuit.

【技术实现步骤摘要】
一种高阶温度补偿带隙基准电路
本专利技术属于模拟集成电路
，具体涉及一种高阶温度补偿带隙基准电路。
技术介绍
带隙基准电路是模拟集成电路设计中一种最常见和最重要的集成电路模块。其功能是产生一个稳定的电压作为基准电压，供给其他模块作为参考电压使用，集成电路中对于参考电压的要求是输出精度高，并且输出电压不随温度、工艺等条件变化。由此可见，如何保证带隙基准电路的输出电压值精度高、大小恒定、随温度变化特性小是带隙基准电路的设计关键所在。如图1所示，图1为现有技术中的带隙基准电压源结构示意图。利用两个PNP三极管Q01和Q02的发射极-基极电压VEB的差值ΔVEB来产生正温度系数的电压，利用Q01的VEB来产生负温度系数的电压。其中，三极管Q01和Q02的发射结面积比例为1:N，MOS管(metaloxidesemiconductor，金属氧化物半导体晶体管)M01和M02的宽长比为1:1，电阻R02和R03的阻值为1:1。带隙基准电压VBG的表达式为：其中，三极管发射极-基极电压VEB_Q01的负温度系数约为-2mV/℃，VT＝kT/q，k为玻尔兹曼常数，T为温度，q为电荷常量，VT的正温度系数约为+0.085mV/℃，通过选取合适的R01、R02、R03、R04阻值，可得到零温度系数的带隙基准电压。然而由于VEB的负温度系数为非线性，VT的线性正温度特性只能补偿一阶温度系数，因此这种结构的温度系数被限制在20ppm/℃到100ppm/℃之间，当超过该范围时，输出电压的精度大大降低，因此，不能应用于数模转换器、模数转换器等对温漂要求较高的场合。
技术实现思路
有鉴于此，本专利技术提供一种高阶温度补偿带隙基准电路，以解决现有技术中带隙基准电路无法在全温度范围内保证输出精度较高的问题。为实现上述目的，本专利技术提供如下技术方案：一种高阶温度补偿带隙基准电路，包括：电源、启动电路、带隙基准核心电路和高阶温度补偿电路；所述电源为所述启动电路、所述带隙基准核心电路和所述高阶温度补偿电路提供电能；所述启动电路的输入端与所述带隙基准核心电路的第一输出端相连；所述启动电路的输出端与所述带隙基准核心电路的信号输入端相连，为所述带隙基准核心电路提供启动信号；所述带隙基准核心电路的第二输出端与所述高阶补偿电路的第一信号输入端，所述带隙基准核心电路的第二输出端与所述高阶温度补偿电路的第二信号输入端和第三信号输入端相连，所述带隙基准核心电路用于产生带隙基准输出电压和与绝对温度成正比的PTAT电流；所述高阶补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；其中，所述温漂电压采样电路与所述带隙基准核心电路的第一输出端相连，用于产生采样电压以及用来判断温度补偿的高压阈值和低压阈值；所述高温段补偿电路与所述温漂电压采样电路相连，用于在所述采样电压高于所述高压阈值时，对所述带隙基准核心电路的输出电压进行第一温度补偿；所述低温段补偿电路与所述高温段补偿电路相连，用于在所述采样电压低于所述低压阈值时，对所述带隙基准核心电路的输出电压进行第二温度补偿；所述温度补偿输出电路与所述低温段补偿电路相连，用于输出所述高阶温度补偿带隙基准电路的输出电压。优选地，所述启动电路包括：第一NMOS管、第二NMOS管第三NMOS管和第一电阻；其中，所述第一NMOS管的控制端与所述带隙基准核心电路的第一输出端相连；所述第一NMOS管的第一端与所述第一电阻的一端、所述第二NMOS管的第一端、所述第二NMOS管的控制端以及所述第三NMOS管的控制端相连；所述第一NMOS管的第二端、所述第二NMOS管的第二端以及所述第三NMOS管的第二端均接地；所述第一电阻的另一端与电源相连；所述第三NMOS管的第一端与所述带隙基准核心电路的信号输入端相连。优选地，所述带隙基准核心电路包括：第一PMOS管、第二PMOS管、第四NMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第一三极管、第二三极管、第一运算放大器；其中，所述第一PMOS管的第一端和所述第二PMOS管的第一端均与所述电源相连；所述第一PMOS管的控制端、所述第二PMOS管的控制端和所述第二PMOS管的第二端、所述第四NMOS管的第一端均相连且作为所述信号输入端，所述第二PMOS管的输出电流为所述PTAT电流；所述第一PMOS管的第二端与所述第一运算放大器的电源端相连；所述第四NMOS管的控制端与所述第一运算放大器的输出端相连，并与所述第七电阻的一端相连；所述第七电阻的另一端与所述第一电容的一端相连；所述第一电容的另一端接地；所述第四NMOS管的第二端与所述第二电阻的一端相连；所述第二电阻的另一端与所述第三电阻的一端相连；所述第三电阻的另一端与所述第四电阻的一端、所述第五电阻的一端相连；所述第四电阻的另一端连接至所述第一运算放大器的同相输入端，并连接至所述第一三极管的第一端；所述第一三极管的第二端与控制端相连，并接地；所述第五电阻的另一端连接至所述第一运算放大器的反相输入端，并连接所述第六电阻的一端；所述第六电阻的另一端与所述第二三极管的第一端相连；所述第二三极管的第二端与控制端相连，并接地；所述第四NMOS管的第二端还与所述第二电容的一端相连，并作为所述第一输出端，输出所述带隙基准输出电压；所述第二电容的另一端接地；所述第二电阻与所述第三电阻的公共端作为所述第二输出端。优选地，所述温漂电压采样电路包括：第三PMOS管、第二运算放大器、第八电阻、第九电阻、第十电阻和第十一电阻；其中，所述第三PMOS管的第一端与所述电源相连；所述第三PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；所述第三PMOS管的第二端与所述第十一电阻的一端相连，且作为所述采样电压输出端；所述第十一电阻的另一端接地；所述第八电阻、所述第九电阻和所述第十电阻依次串联；所述第二运算放大器的同相输入端作为所述高阶温度补偿电路的第一信号输入端与所述带隙基准核心电路的第一输出端相连；所述第二运算放大器的输出端与反相输入端相连，并与第八电阻的一端相连；所述第十电阻的一端接地；其中，所述第三PMOS管用于产生采样电压；所述第八电阻和所述第九电阻相连的节点为所述高压阈值输出端；所述第九电阻和所述第十电阻相连的节点为所述低压阈值输出端。优选地，所述高温段补偿电路包括：第四PMOS管、第五PMOS管和第六PMOS管；其中，所述第四PMOS管的第一端与所述电源相连；所述第四PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；所述第四PMOS管的第二端与所述第五PMOS管的第一端和第六PMOS管的第一端相连；所述第五PMOS管的控制端与所述采样电压输出端相连；所述第五PMOS管的第二端接地；所述第六PMOS管的控制端与所述高压阈值输出端相连；所述第六PMOS管的第二端作为所述高温段补偿电路的输出端。优选地，所述低温段补偿电路包括：第七PMOS管、第八PMOS管、第九PMOS管和第五NMPS管；其中，所述第七PMOS管的第一端与所述电源相连；所述第七PMOS管的控制端与所述带隙基准核心电路的信号输入端相连；所述第七PMOS管的第二端与所述第八PMOS管的第一端和第九PMOS管的第一端相连；所述第本文档来自技高网...

【技术保护点】
1.一种高阶温度补偿带隙基准电路，其特征在于，包括：电源(VDD)、启动电路(1)、带隙基准核心电路(2)和高阶温度补偿电路(3)；所述电源为所述启动电路(1)、所述带隙基准核心电路(2)和所述高阶温度补偿电路(3)提供电能；所述启动电路(1)的输入端与所述带隙基准核心电路(2)的第一输出端相连；所述启动电路(1)的输出端与所述带隙基准核心电路(2)的信号输入端相连，为所述带隙基准核心电路(2)提供启动信号；所述带隙基准核心电路(2)的第二输出端与所述高阶补偿电路的第一信号输入端，所述带隙基准核心电路(2)的第二输出端与所述高阶温度补偿电路(3)的第二信号输入端和第三信号输入端相连，所述带隙基准核心电路(2)用于产生带隙基准输出电压(VBG)和与绝对温度成正比的PTAT电流；所述高阶补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；其中，所述温漂电压采样电路(301)与所述带隙基准核心电路(2)的第一输出端相连，用于产生采样电压(VSNS)以及用来判断温度补偿的高压阈值(VSH)和低压阈值(VSL)；所述高温段补偿电路(302)与所述温漂电压采样电路(301)相连，用于在所述采样电压(VSNS)高于所述高压阈值(VSH)时，对所述带隙基准输出电压进行第一温度补偿；所述低温段补偿电路(303)与所述高温段补偿电路(302)相连，用于在所述采样电压(VSNS)低于所述低压阈值(VSL)时，对所述带隙基准输出电压进行第二温度补偿；所述温度补偿输出电路(304)与所述低温段补偿电路(303)相连，用于输出所述高阶温度补偿带隙基准电路的输出电压。...

【技术特征摘要】
1.一种高阶温度补偿带隙基准电路，其特征在于，包括：电源(VDD)、启动电路(1)、带隙基准核心电路(2)和高阶温度补偿电路(3)；所述电源为所述启动电路(1)、所述带隙基准核心电路(2)和所述高阶温度补偿电路(3)提供电能；所述启动电路(1)的输入端与所述带隙基准核心电路(2)的第一输出端相连；所述启动电路(1)的输出端与所述带隙基准核心电路(2)的信号输入端相连，为所述带隙基准核心电路(2)提供启动信号；所述带隙基准核心电路(2)的第二输出端与所述高阶补偿电路的第一信号输入端，所述带隙基准核心电路(2)的第二输出端与所述高阶温度补偿电路(3)的第二信号输入端和第三信号输入端相连，所述带隙基准核心电路(2)用于产生带隙基准输出电压(VBG)和与绝对温度成正比的PTAT电流；所述高阶补偿电路包括温漂电压采样电路、高温段补偿电路、低温段补偿电路和温度补偿输出电路；其中，所述温漂电压采样电路(301)与所述带隙基准核心电路(2)的第一输出端相连，用于产生采样电压(VSNS)以及用来判断温度补偿的高压阈值(VSH)和低压阈值(VSL)；所述高温段补偿电路(302)与所述温漂电压采样电路(301)相连，用于在所述采样电压(VSNS)高于所述高压阈值(VSH)时，对所述带隙基准输出电压进行第一温度补偿；所述低温段补偿电路(303)与所述高温段补偿电路(302)相连，用于在所述采样电压(VSNS)低于所述低压阈值(VSL)时，对所述带隙基准输出电压进行第二温度补偿；所述温度补偿输出电路(304)与所述低温段补偿电路(303)相连，用于输出所述高阶温度补偿带隙基准电路的输出电压。2.根据权利要求1所述的高阶温度补偿带隙基准电路，其特征在于，所述启动电路(1)包括：第一NMOS管(MN1)、第二NMOS管(MN2)第三NMOS管(MN3)和第一电阻(R1)；其中，所述第一NMOS管(MN1)的控制端与所述带隙基准核心电路(2)的第一输出端相连；所述第一NMOS管(MN1)的第一端与所述第一电阻(R1)的一端、所述第二NMOS管(MN2)的第一端、所述第二NMOS管(MN2)的控制端以及所述第三NMOS管(MN3)的控制端相连；所述第一NMOS管(MN1)的第二端、所述第二NMOS管(MN2)的第二端以及所述第三NMOS管(MN3)的第二端均接地；所述第一电阻(R1)的另一端与电源(VDD)相连；所述第三NMOS管(MN3)的第一端与所述带隙基准核心电路(2)的信号输入端相连。3.根据权利要求1所述的高阶温度补偿带隙基准电路，其特征在于，所述带隙基准核心电路(2)包括：第一PMOS管(MP1)、第二PMOS管(MP2)、第四NMOS管(MN4)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第一电容(C1)、第二电容(C2)、第一三极管(Q1)、第二三极管(Q2)、第一运算放大器(OP1)；其中，所述第一PMOS管(MP1)的第一端和所述第二PMOS管(MP2)的第一端均与所述电源(VDD)相连；所述第一PMOS管(MP1)的控制端、所述第二PMOS管(MP2)的控制端和所述第二PMOS管(MP2)的第二端、所述第四NMOS管(MN4)的第一端均相连且作为所述信号输入端，所述第二PMOS管(MP2)的输出电流为所述PTAT电流；所述第一PMOS管(MP1)的第二端与所述第一运算放大器(OP1)的电源端相连；所述第四NMOS管(MN4)的控制端与所述第一运算放大器(OP1)的输出端相连，并与所述第七电阻(R7)的一端相连；所述第七电阻(R7)的另一端与所述第一电容(C1)的一端相连；所述第一电容(C1)的另一端接地；所述第四NMOS管(MN4)的第二端与所述第二电阻(R2)的一端相连；所述第二电阻(R2)的另一端与所述第三电阻(R3)的一端相连；所述第三电阻(R3)的另一端与所述第四电阻(R4)的一端、所述第五电阻(R5)的一端相连；所述第四电阻(R4)的另一端连接至所述第一运算放大器(OP1)的同相输入端，并连接至所述第一三极管(Q1)的第一端；所述第一三极管(Q1)的第二端与控制端相连，并接地；所述第五电阻(R5)的另一端连接至所述第一运算放大器(OP1)的反相输入端，并连接所述第六电阻(R6)的一端；所述第六电阻(R6)的另一端与所述第二三极管(Q2)的第一端相连；所述第二三极管(Q2)的第二端与控制端相连，并接地；所述第四NMOS管(MN4)的第二端还与所述第二电容(C2)的一端相连，并作为所述...

【专利技术属性】
技术研发人员：董渊，程剑涛，王云松，黄建刚，吴传奎，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31