碳化硅半导体装置及其制造方法制造方法及图纸

本申请涉及碳化硅半导体装置及其制造方法。碳化硅半导体装置具备：在SiC层30内设置的n型的漂移层2、p型的多个阱区域3、作为被阱区域3夹持的漂移层2的部分的JFET区域JR、至少覆盖JFET区域JR的栅极绝缘膜6及栅极7。栅极绝缘膜6及栅极7包含：含有与构成栅极绝缘膜6及栅极7的元素不同的元素的含有不同元素的区域10。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及其制造方法
本专利技术涉及碳化硅半导体装置及其制造方法。
技术介绍
近年来，使用碳化硅半导体装置、即具有碳化硅(SiC)层的半导体装置的电力用半导体装置在不断被实用化，在进行用于提高其可靠性的研究。由于SiC自身具有高绝缘破坏强度，因此就碳化硅半导体装置中的绝缘破坏而言，不是在SiC层而是在其上设置的绝缘膜处容易发生。因此，为了确保可靠性，防止绝缘膜的劣化是重要的。特别地，在如MOSFET(MetalOxideSemiconductorFieldEffectTransistor)及IGBT(InsulatedGateBipolarTransistor)具有绝缘栅极结构的碳化硅半导体装置中，希望防止栅极绝缘膜的绝缘破坏。就作为实用的电力用半导体装置的SiC-MOSFET或SiC-IGBT而言，通常，具有夹持n型的漂移层而对置的p型的阱区域。被阱区域夹持的漂移层的部分也被称为JFET(Junction-Field-Effect-Transistor)区域。在电力用半导体装置处于关闭状态时，对位于JFET区域上的栅极绝缘膜施加高电场。因此，绝缘膜的绝缘破坏特别容易在JFET区域上的栅极发生，提出有用于防止其发生的各种技术(例如下述的专利文献1～3)。在专利文献1～3中，公开有在MOSFET中的JFET区域的中央上部(专利文献3中存在贯穿位错的部分)形成有p-区域的构成。根据该构成，在MOSFET为关闭状态时，JFET区域上部的耗尽化被促进，由此对JFET区域上部的栅极绝缘膜所施加的电场强度受到抑制。因此，能够防止对半导体装置施加有高电压时的栅极绝缘膜的破坏。现有技术文献专利文献专利文献1：日本特开2011-060930号公报专利文献2：日本特开2011-211020号公报专利文献3：日本特开2013-254826号公报
技术实现思路
专利技术要解决的课题在专利文献1～3的技术中，通过p-区域(电场缓和区域)存在于JFET区域的一部分，能够防止MOSFET的关闭时的栅极绝缘膜的破坏。但是，在MOSFET的接通时，载流子电子的移动被该p-区域阻碍，因此担心通态电阻增大。另一方面，本专利技术人查明：MOSFET的关闭时的栅极绝缘膜的破坏由于以下的机制而发生。在MOSFET的关闭时，由于JFET区域与栅极绝缘膜的界面的电位变得比源极及栅极的电位高，因此在栅极绝缘膜产生电场，由此载流子电子从栅极少量地隧道泄漏(トンネルリーク)至栅极绝缘膜。就隧道泄漏的载流子电子而言，在栅极绝缘膜内被高电场加速、被注入到SiC层。此时，得到高能量的载流子电子在SiC层内引起冲击离子化。此时生成的空穴被电场加速而碰撞到栅极绝缘膜或者被再注入到栅极绝缘膜，引起栅极绝缘膜的经时劣化，其导致栅极绝缘膜的破坏。本专利技术为了解决以上这样的课题而完成，目的在于：提供能够抑制栅极绝缘膜的劣化而防止栅极绝缘膜的破坏的碳化硅半导体装置。用于解决课题的手段本专利技术涉及的碳化硅半导体装置具备：碳化硅层；在上述碳化硅层内设置的第1导电型的漂移层；在上述碳化硅层的上层部选择性地设置、与上述第1导电型不同的第2导电型的多个阱区域；JFET区域，其为被上述多个阱区域夹持的上述漂移层的部分、且到达上述碳化硅层的上表面；在上述碳化硅层上设置、至少覆盖上述JFET区域的绝缘膜；和、经由上述绝缘膜设置在上述JFET区域上的电极，上述绝缘膜及上述电极包含：含有与构成上述绝缘膜及上述电极的元素不同的不同元素的区域。专利技术的效果根据本专利技术，由于抑制从电极向绝缘膜泄漏的载流子电子，因此能够防止因该载流子电子的泄漏所引起的绝缘膜的劣化。附图说明图1为概略地表示本专利技术的一实施方式涉及的碳化硅半导体装置的单位单元的构成的部分截面图。图2为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图3为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图4为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图5为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图6为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图7为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图8为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图9为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图10为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图11为表示本专利技术的一实施方式涉及的碳化硅半导体装置的制造方法的工序图。图12为表示以往的碳化硅半导体装置的关闭状态下的、JFET区域的MOS结构的能带图。图13为表示本专利技术的一实施方式涉及的碳化硅半导体装置的关闭状态下的、能势对于不同元素(阴性元素)的面密度的依赖性的坐标图。图14为表示本专利技术的一实施方式涉及的碳化硅半导体装置的关闭状态下的、栅极绝缘膜的电场与栅极漏电流的关系对不同元素(阴性元素)所产生的能势的依赖性的坐标图。图15为本专利技术的一实施方式涉及的碳化硅半导体装置的关闭状态下的、JFET区域的MOS结构的能带图。具体实施方式＜实施方式1＞以下，基于附图对本专利技术的实施方式进行说明。应予说明，以下的附图中，对于同一或相当的部分标注同一附图标记，不再重复其说明。图1是表示作为本实施方式涉及的碳化硅半导体装置的MOSFET的构成的图，是表示MOSFET的单位单元的部分的截面的部分截面图。如图1，该MOSFET具备：SiC基板1(碳化硅基板)、SiC层30(碳化硅层)、栅极绝缘膜6(绝缘膜)、栅极7(电极)、源极8及漏极9。SiC基板1是由SiC制作的n型(第1导电型)基板。SiC基板1的n型杂质的浓度比后述的漂移层2的杂质浓度高。因此，SiC基板1的电阻率比漂移层2的电阻率低。另外，SiC基板1具有单晶结构，其结晶结构为六方晶系，优选具有多型4H。SiC基板1的上表面(SiC层30侧的面)的面方位为(0001)或(000-1)面。SiC层30设置在SiC基板1的上表面上。在此，在SiC层30中，将面对SiC基板1的表面定义为“下表面S1”(第1面)，将其相反侧的表面定义为“上表面S2”(第2面)。如图1，SiC层30包含：n型的漂移层2、p型(第2导电型)的多个阱区域3、n型的多个源极区域4和p型的多个接触区域5。SiC层30的厚度为例如1～100μm。漂移层2在阱区域3之间的部分到达SiC层30的上表面S2。另外，漂移层2的底部到达SiC层30的下表面S1。因此，漂移层2的最大厚度相当于SiC层30的厚度，例如为1～100μm。另外，在漂移层2中被相邻的阱区域3夹持的部分为JFET区域JR。就JFET区域JR而言，在SiC层30的上表面S2中，在阱区域3彼此相互邻接的方向(图1中横向)，具有宽度WJ。阱区域3在SiC层30的上层部被部分地(选择性地)形成，在没有形成源极区域4及接触区域5的部分(源极区域4与JFET区域JR之间的部分)到达SiC层30的上表面S2。另外，阱区域3的深度(厚度)比SiC层30的厚度小，因此，阱区域3与SiC层30的下表面S1相离。就源极区域4而言，在阱区域3的上层部，与JFET区域JR相离地形成本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，其具备：碳化硅层；在所述碳化硅层内设置的第1导电型的漂移层；在所述碳化硅层的上层部选择性设置、与所述第1导电型不同的第2导电型的多个阱区域；JFET区域，其为被所述多个阱区域夹持的所述漂移层的部分、且到达所述碳化硅层的上表面；在所述碳化硅层上设置、至少覆盖所述JFET区域的绝缘膜；和经由所述绝缘膜而设置在所述JFET区域上的电极，所述绝缘膜及所述电极包含：含有与构成所述绝缘膜及所述电极的元素不同的不同元素的区域。

【技术特征摘要】
【国外来华专利技术】2016.02.08 JP 2016-0216501.一种碳化硅半导体装置，其具备：碳化硅层；在所述碳化硅层内设置的第1导电型的漂移层；在所述碳化硅层的上层部选择性设置、与所述第1导电型不同的第2导电型的多个阱区域；JFET区域，其为被所述多个阱区域夹持的所述漂移层的部分、且到达所述碳化硅层的上表面；在所述碳化硅层上设置、至少覆盖所述JFET区域的绝缘膜；和经由所述绝缘膜而设置在所述JFET区域上的电极，所述绝缘膜及所述电极包含：含有与构成所述绝缘膜及所述电极的元素不同的不同元素的区域。2.根据权利要求1所述的碳化硅半导体装置，其中，所述不同元素与构成所述电极的任意元素相比电负性都高。3.根据权利要求1或2所述的碳化硅半导体装置，其中，所述电极由硅构成，含有磷、砷、锑、硼、镓中的任意元素作为杂质掺杂剂，所述不同元素为碳、氮、氟、硫、氯、硒、溴、碘中的任意元素。4.根据权利要求1-3中任一项所述的碳化硅半导体装置，其中，所述含有不同元素的区域只设置于所述JFET区域的上方。5.根据权利要求1-4中任一项所述的碳化硅半导体装置，其中，所述不同元素的面密度为1×1013cm-2以上且1×1015cm-2以下。6.根据权利要求1-5中任一项所述的碳化硅半导体装置，其中，所述不...

【专利技术属性】
技术研发人员：渡边友胜，日野史郎，山城祐介，岩松俊明，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP