半导体器件制造技术

本发明专利技术涉及一种半导体器件，具体涉及一种符号干扰消除电路。符号干扰消除电路可以包括干扰消除电路，该干扰消除电路被配置为基于权重施加信号、采样输出信号和时钟信号产生干扰已消除信号。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2017年3月8日向韩国知识产权局提交的申请号为10-2017-0029569的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言可以涉及一种半导体器件，更具体而言，涉及一种符号干扰消除电路。
技术介绍
半导体器件可以包括半导体集成电路。半导体集成电路为发送和接收电信号的电路。随着半导体集成电路的速度增加，信号发送和接收的速度也增加。随着信号的发送和接收速度增加，信号符号之间的干扰增加。这种干扰的增加导致信号的精确及快速发送和接收中的问题。
技术实现思路
在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括干扰消除电路，该干扰消除电路被配置为基于第一权重施加信号、第二权重施加信号、第一采样输出信号、第二采样输出信号、第一时钟信号和第二时钟信号来产生可以消除了输入信号的后光标分量的干扰已消除信号。符号干扰消除电路可以包括第一采样电路，该第一采样电路被配置为基于第一时钟信号和干扰已消除信号来产生第一采样输出信号。符号干扰消除电路可以包括第二采样电路，该第二采样电路被配置为基于第二时钟信号和干扰已消除信号来产生第二采样输出信号。在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括第一干扰消除电路，该第一干扰消除电路被配置为基于第一权重施加信号、第二权重施加信号、第三权重施加信号、第四权重施加信号、第一采样输出信号、第二采样输出信号、第三采样输出信号、第四采样输出信号、第三时钟信号、第四时钟信号和输入信号来产生可以消除了第一后光标分量、第二后光标分量、第三后光标分量和第四后光标分量的第一干扰已消除信号。符号干扰消除电路可以包括第二干扰消除电路，该第二干扰消除电路被配置为基于第一权重施加信号、第二权重施加信号、第三权重施加信号、第四权重施加信号、第一采样输出信号、第二采样输出信号、第三采样输出信号、第四采样输出信号、第一时钟信号、第二时钟信号和输入信号来产生消除了第一后光标分量、第二后光标分量、第三后光标分量和第四后光标分量的第二干扰已消除信号。符号干扰消除电路可以包括第一采样电路，该第一采样电路被配置为基于第一干扰已消除信号和第一时钟信号来产生第一采样输出信号。符号干扰消除电路可以包括第二采样电路，该第二采样电路被配置为基于第一干扰已消除信号和第二时钟信号来产生第二采样输出信号。符号干扰消除电路包括第三采样电路，该第三采样电路被配置为基于第二干扰已消除信号和第三时钟信号来产生第三采样输出信号。符号干扰消除电路可以包括第四采样电路，该第四采样电路被配置为基于第二干扰已消除信号和第四时钟信号来产生第四采样输出信号。在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括干扰消除电路，该干扰消除电路被配置为当第一时钟信号转变至第一指定电平时并且当第二时钟信号转变至第二指定电平时，基于权重施加信号和采样输出信号的不同组合，产生可以消除了输入信号的后光标分量的干扰已消除信号。附图说明图1是根据一个实施例的用于辅助解释符号干扰消除电路的操作的时序图的示例的代表。图2是图示了根据一个实施例的符号干扰消除电路的示例的代表的配置图。图3是图示了图2的第一干扰消除电路的示例的代表的配置图。图4是图示了根据一个实施例的符号干扰消除电路的示例的代表的配置图。图5是图示了图4的第一干扰消除电路的示例的代表的配置图。图6是图示了图4的第二干扰消除电路的示例的代表的配置图。图7是根据一个实施例的用于辅助解释符号干扰消除电路的操作的时序图的示例的代表。图8图示了采用以上结合图1至图7所讨论的各种实施例的半导体器件和或符号干扰消除电路的系统的代表示例的框图。具体实施方式在下文中，将参考附图经由实施例的各种示例来描述符号干扰消除电路。在一个实施例中，例如，半导体器件可以包括半导体集成电路，该半导体集成电路可以包括符号干扰消除电路。实施例总体而言可以涉及能够消除图1中所示的符号之间的干扰的技术。根据本实施例的符号干扰消除电路可以输入有图1所示的输入信号DQ。图1所示的输入信号DQ的主光标分量是输入信号DQ的有意义分量。此外，输入信号DQ的第一后光标分量至第四后光标分量是输入信号DQ的无意义分量。第一后光标分量至第四后光标分量可以由于输入信号DQ的符号之间的干扰而产生。根据实施例的符号干扰消除电路可以是用于消除第一后光标分量至第四后光标分量的技术。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。作为参考，可以提供包括附加组件的实施例。此外，可以根据实施例来改变指示信号状态或电路状态的逻辑高配置或逻辑低配置。此外，可以更改实现相同功能所需的晶体管的配置。即，PMOS晶体管的配置和NMOS晶体管的配置可以根据特定情况而彼此替换。如果需要，可以应用各种晶体管来实现这些配置。如图2所示，根据一个实施例的符号干扰消除电路可以包括缓冲器10、第一干扰消除电路21、第二干扰消除电路22、第三干扰消除电路23、第四干扰消除电路24、第一采样电路31、第二采样电路32、第三采样电路33和第四采样电路34。作为参考，可以提供包括附加组件的实施例。此外，可以根据实施例来改变指示信号状态或电路状态的逻辑高配置或逻辑低配置。此外，可以更改实现相同功能所需的晶体管的配置。即，PMOS晶体管的配置和NMOS晶体管的配置可以根据特定情况而彼此替换。如果需要，可以应用各种晶体管来实现这些配置。缓冲器10可以缓冲外部输入信号DQ_ext，并且输出内部输入信号DQ_int。例如，缓冲器10可以通过基于参考电压Vref的电压电平确定外部输入信号DQ_ext的电压电平来确定内部输入信号DQ_int的电压电平，并且输出其电压电平被确定的内部输入信号DQ_int。第一干扰消除电路21可以响应于第一权重施加信号至第四权重施加信号W1、W2、W3和W4、第一采样输出信号至第四采样输出信号DQ_I、DQ_IB、DQ_Q和DQ_QB以及内部输入信号DQ_int而产生同步于第一采样电路31的采样定时消除了第一后光标分量至第四后光标分量的第一干扰已消除信号S_icA。第一干扰消除电路21可以基于第一采样电路31的采样定时(即，第一采样输出信号DQ_I)而通过使用具有90度的相位差的第二采样输出信号至第四采样输出信号DQ_IB、DQ_Q和DQ_QB消除内部输入信号DQ_int的第一后光标分量至第四后光标分量来产生第一干扰已消除信号S_icA。例如，第一干扰消除电路21可以响应于内部输入信号DQ_int、第一权重施加信号W1和第四采样输出信号DQ_QB而根据第一采样电路31的采样定时来消除第一后光标分量。第一干扰消除电路21可以响应于内部输入信号DQ_int、第二权重施加信号W2和第二采样输出信号DQIB而根据第一采样电路31的采样定时来消除第二后光标分量。第一干扰消除电路21可以响应于内部输入信号DQ_int、第三权重施加信号W3和第三采样输出信号DQ_Q而根据第一采样电路31的采样定时来消除第三后光标分量。第一干扰消除电路21可以响应于内部输入信号DQ_in本文档来自技高网...

【技术保护点】
1.一种符号干扰消除电路，包括：干扰消除电路，其被配置为基于第一权重施加信号、第二权重施加信号、第一采样输出信号、第二采样输出信号、第一时钟信号和第二时钟信号来产生消除了输入信号的后光标分量的干扰已消除信号；第一采样电路，其被配置为基于第一时钟信号和干扰已消除信号来产生第一采样输出信号；以及第二采样电路，其被配置为基于第二时钟信号和干扰已消除信号来产生第二采样输出信号。

【技术特征摘要】
2017.03.08 KR 10-2017-00295691.一种符号干扰消除电路，包括：干扰消除电路，其被配置为基于第一权重施加信号、第二权重施加信号、第一采样输出信号、第二采样输出信号、第一时钟信号和第二时钟信号来产生消除了输入信号的后光标分量的干扰已消除信号；第一采样电路，其被配置为基于第一时钟信号和干扰已消除信号来产生第一采样输出信号；以及第二采样电路，其被配置为基于第二时钟信号和干扰已消除信号来产生第二采样输出信号。2.根据权利要求1所述的符号干扰消除电路，其中，第一时钟信号和第二时钟信号相位不同。3.根据权利要求1所述的符号干扰消除电路，其中，干扰消除电路基于第一时钟信号来选择第一权重施加信号和第二权重施加信号中的一个权重施加信号，并且基于选中的权重施加信号、第一采样输出信号和第二采样输出信号来产生消除了输入信号的后光标分量的干扰已消除信号，以及其中，干扰消除电路基于第二时钟信号来选择第一权重施加信号和第二权重施加信号中的另一个权重施加信号，并且基于选中的权重施加信号、第一采样输出信号和第二采样输出信号来产生消除了输入信号的后光标分量的干扰已消除信号。4.根据权利要求3所述的符号干扰消除电路，其中，输入信号的后光标分量包括第一后光标分量和第二后光标分量，以及其中，基于第一时钟信号处于指定电平，干扰消除电路基于第一权重施加信号和第一采样输出信号来消除输入信号的第一后光标分量，基于第二权重施加信号和第二采样输出信号来消除输入信号的第二后光标分量，以及产生干扰已消除信号。5.根据权利要求4所述的符号干扰消除电路，其中，基于第二时钟信号处于指定电平，干扰消除电路基于第二权重施加信号和第一采样输出信号来消除输入信号的第一后光标分量，基于第一权重施加信号和第二采样输出信号来消除输入信号的第二后光标分量，以及产生干扰已消除信号。6.根据权利要求5所述的符号干扰消除电路，其中，干扰消除电路包括:第一选择电路，其被配置为基于第一时钟信号和第二时钟信号来将第一权重施加信号和第二权重施加信号中的一个输出为第一权重选择信号；第二选择电路，其被配置为基于第一时钟信号和第二时钟信号来将第一权重施加信号和第二权重施加信号中的另一个输出为第二权重选择信号；第一光标分量消除电路，其被配置为基于第一权重选择信号和第一采样输出信号来消除第一后光标分量和第二后光标分量中的一个；以及第二光标分量消除电路，其被配置为基于第二权重选择信号和第二采样输出信号来消除第一后光标分量和第二后光标分量中的另一个。7.根据权利要求6所述的符号干扰消除电路，其中，第一选择电路基于第一时钟信号处于指定电平来将第一权重施加信号输出为第一权重选择信号，并且基于第二时钟信号处于指定电平来将第二权重施加信号输出为第一权重选择信号。8.根据权利要求6所述的符号干扰消除电路，其中，第二选择电路基于第一时钟信号处于指定电平来将第二权重施加信号输出为第二权重选择信号，并且基于第二时钟信号处于指定电平来将第一权重施加信号输出为第二权重选择信号。9.根据权利要求8所述的符号干扰消除电路，其中，第一采样电路基于第一时钟信号来对基于第二时钟信号处于指定电平而输出的干扰已消除信号进行采样，并且将所采样的信号输出为第一采样输出信号。10.根据权利要求9所述的符号干扰消除电路，其中，第二采样电路基于第二时钟信号来对基于第一时钟信号处于指定电平而输出的干扰已消除信号进行采样，并且将所采样的信号输出为第二采样输出信号。11.一种符号干扰消除电路，包括:第一干扰消除电路，其被配置为基于第一权重施加信号、第二权重施加信号、第三权重施加信号、第四权重施加信号、第一采样输出信号、第二采样输出信号、第三采样输出信号、第四采样输出信号、第三时钟信号、第四时钟信号和输入信号来产生消除了第一后光标分量、...

【专利技术属性】
技术研发人员：宋浚踊，金正谦，金亨洙，池汉圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR