封装堆叠结构及其制造方法技术

本发明专利技术提供一种包括第一封装结构及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、导电结构、晶种层以及线路层。载板接垫、第一芯片、第一绝缘密封体以及导电结构位于第一载板的第一表面上。第一绝缘密封体包括第一开孔以及沟渠。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。晶种层包括金属盐类还原的金属，且配置于第一开孔以及沟渠的表面。线路层配置于晶种层上。第二封装结构与线路层电性连接。此外，本发明专利技术还提供一种封装堆叠结构的制造方法。

【技术实现步骤摘要】
封装堆叠结构及其制造方法
本专利技术涉及一种封装堆叠结构及其制造方法，尤其涉及一种使用具有金属盐类的绝缘封装体的封装堆叠结构及其制造方法。
技术介绍
近年来，随着封装件的体积越来越小，多芯片堆叠的半导体封装结构，例如堆叠式封装(packageonpackage，PoP)的应用也快速地成长。现有的堆叠式封装是将不同的芯片封装单元相互堆叠，并在这些芯片封装单元之间夹置中介层。举例来说，将存储器芯片封装单元堆叠于中介层上，并在中介层上堆叠逻辑芯片封装单元。然而，不同层封装单元之间的中介层增加了整体堆叠式封装结构的厚度以及制造成本。因此，为了进一步缩减堆叠式封装结构的尺寸并减少制造成本，目前亟需一种不使用中介层就能进行堆叠式封装的方法。
技术实现思路
本专利技术提供一种封装堆叠结构及其制造方法，其通过使用具有金属盐类的绝缘封装体，在绝缘封装体中形成晶种层及线路层以取代中介层。因此，能够有效地减少封装堆叠结构的尺寸及制造成本。本专利技术提供一种包括第一封装结构以及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、多个导电结构、晶种层以及线路层。第一载板包括第一表面、相对于第一表面的第二表面以及位于第一表面上的多个载板接垫。第一芯片配置于第一表面上。第一绝缘密封体配置于第一表面上且密封第一芯片。第一绝缘密封体包括多个第一开孔以及多个沟渠，且第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类。多个导电结构配置于第一载板的部分载板接垫上并环绕第一芯片。第一绝缘密封体密封导电结构。晶种层配置于第一开孔以及沟渠的表面。晶种层包括金属盐类还原的金属。线路层配置于晶种层上。线路层包括位于第一开孔中的多个第一接垫以及位于沟渠中的多个导线。第二封装结构配置于第一封装结构上并与线路层电性连接。本专利技术提供一种封装堆叠结构的制造方法，包括：形成第一封装结构以及在第一封装结构上形成第二封装结构。第二封装结构与线路层电性连接。形成第一封装结构的步骤至少包括以下步骤。首先，提供第一载板。第一载板包括第一表面、相对于第一表面的第二表面以及位于第一表面上的多个载板接垫。在第一表面上形成第一芯片。在第一载板的部分载板接垫上形成环绕第一芯片的多个导电结构。在第一表面上形成第一绝缘密封体以密封第一芯片。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。通过激光在第一绝缘密封中形成多个第一开孔以及多个沟渠，以将第一绝缘密封体的部分金属盐类还原成位于第一开孔以及沟渠表面上的晶种层。在晶种层上形成线路层。线路层包括位于第一开孔内的多个第一接垫以及位于沟渠内的多个导线。基于上述，在本专利技术的封装堆叠结构中，第一封装结构具有晶种层及线路层，并通过线路层连接第二封装结构。因此，封装堆叠结构不需要额外设置中介层，故能减少封装堆叠结构的尺寸及制造成本。此外，本专利技术通过激光形成开孔，并将开孔表面的金属盐类还原成晶种层。因此，不需要额外的沉积步骤来形成晶种层，且晶种层能准确地形成于开孔中，以提升产品良率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1G是依照本专利技术一实施例的一种封装堆叠结构的制造过程的简化上视图。图2A至图2G是沿图1A至图1G的剖线A’-A”的剖面示意图。图2H是沿图1G的剖线B’-B”的剖面示意图。图3是依照本专利技术另一实施例的一种封装堆叠结构的简化上视图。图4A是沿图3的剖线C’-C”的剖面示意图。图4B是沿图3的剖线D’-D”的剖面示意图。图5是依照本专利技术再一实施例的一种封装堆叠结构的简化上视图。图6A是沿图5的剖线E’-E”的剖面示意图。图6B是沿图5的剖线F’-F”的剖面示意图。符号说明10、20、30：封装堆叠结构100、100a、100b：第一封装结构110：第一载板112：第一核心层114：第一线路层114a、114b、116a、214a、216a：载板接垫116：第二线路层118、218：导通孔120：第一导电端子130：第一芯片132：第一导电凸块140、140a、140b：导电结构150、150a、150b：第一封装胶体152：金属盐类152a：金属154：填充物156：封装胶160、160a、160b、160c：晶种层170、170a、170b：线路层172：第一接垫174、174a：第二接垫174b：导电材料200：第二封装结构210：第二载板212：第二核心层214：第三线路层216：第四线路层220：第二导电端子230：第二芯片232：第二导电凸块250：第二封装胶体OP1：第一开孔OP2：第二开孔CH：沟渠H：通孔S1；第一表面S2：第二表面S3：第三表面S4：第四表面A：主动区R：周边区T1、T2、T3、T4：上表面具体实施方式图1A至图1G是依照本专利技术一实施例的一种封装堆叠结构10的制造过程的简化上视图。图2A至图2G是沿图1A至图1G的剖线A’-A”的剖面示意图，图2H是沿图1G的剖线B’-B”的剖面示意图。请参考图1A和图2A，其中图1A省略示出了图2A中的第一线路层114。首先，提供第一载板110。第一载板110具有第一表面S1以及相对于第一表面S1的第二表面S2。第一载板110包括第一核心层112、位于第一表面S1的第一线路层114、位于第二表面S2的第二线路层116以及多个导通孔118。第一核心层112为第一载板110的中间层，且其材料例如包括玻璃、环氧树脂、聚酰亚胺(polyimide；PI)、双马来酰亚胺-三氮杂苯(BismaleimideTriazine；BT)树脂、FR4或其他合适的材料。第一载板110具有主动区A以及环绕主动区A的周边区R。第一线路层114包括位于主动区A内的多个载板接垫114a以及位于周边区R内的多个载板接垫114b，而第二线路层116则包括多个载板接垫116a。载板接垫114a、载板接垫114b以及载板接垫116a的材料例如包括铜、锡、金、镍或其他导电材料。此外，载板接垫114a、载板接垫114b以及载板接垫116a的形成方法例如包括微影蚀刻制程，然而，本专利技术不限于此。其他适合形成载板接垫114a、载板接垫114b以及载板接垫116a的材料及方法也可用于本专利技术。导通孔118穿透第一核心层112而使至少部分的载板接垫114a、载板接垫114b通过导通孔118与载板接垫116a电性连接。导通孔118的材料可以与载板接垫114a、载板接垫114b以及载板接垫116a的材料相同或不同。换言之，导通孔118的材料例如包括铜、锡、金、镍或其他导电材料。值得注意的是，图2A省略示出了第一载板110中的一些电路层。在其他实施例中，除了第一线路层114以及第二线路层116之外，第一载板110还可以包括嵌入在第一核心层112中的其他电路层。请参考图1B和图2B，在第一载板110的第二表面S2上形成多个第一导电端子120。第一导电端子120与第一载板110的第二线路层116电性连接。在一些实施例中，第一导电端子120对应载板接垫116a设置，并与载板接垫116a以及至少部分的导通孔118电性连接。在一些实施例中，第一导电端子120例如包括锡球，然而本专利技术不限于此。呈现其他形状或材料的导电柱也本文档来自技高网...

【技术保护点】
1.一种封装叠结构，其特征在于，包括：第一封装结构，包括：第一载板，包括第一表面、相对于所述第一表面的第二表面以及位于所述第一表面上的多个载板接垫；第一芯片，配置于所述第一表面上；第一绝缘密封体，配置于所述第一表面上，其中所述第一绝缘密封体密封所述第一芯片，所述第一绝缘密封体包括多个第一开孔以及多个沟渠，且所述第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类；多个导电结构，配置于所述第一载板的部分所述载板接垫上并环绕所述第一芯片，其中所述第一绝缘密封体密封所述导电结构；晶种层，配置于所述第一开孔以及所述沟渠的表面，其中所述晶种层包括所述金属盐类还原的金属；以及线路层，配置于所述晶种层上，其中所述线路层包括位于所述第一开孔中的多个第一接垫以及位于所述沟渠中的多个导线；以及第二封装结构，配置于所述第一封装结构上，其中所述第二封装结构与所述线路层电性连接。

【技术特征摘要】
1.一种封装叠结构，其特征在于，包括：第一封装结构，包括：第一载板，包括第一表面、相对于所述第一表面的第二表面以及位于所述第一表面上的多个载板接垫；第一芯片，配置于所述第一表面上；第一绝缘密封体，配置于所述第一表面上，其中所述第一绝缘密封体密封所述第一芯片，所述第一绝缘密封体包括多个第一开孔以及多个沟渠，且所述第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类；多个导电结构，配置于所述第一载板的部分所述载板接垫上并环绕所述第一芯片，其中所述第一绝缘密封体密封所述导电结构；晶种层，配置于所述第一开孔以及所述沟渠的表面，其中所述晶种层包括所述金属盐类还原的金属；以及线路层，配置于所述晶种层上，其中所述线路层包括位于所述第一开孔中的多个第一接垫以及位于所述沟渠中的多个导线；以及第二封装结构，配置于所述第一封装结构上，其中所述第二封装结构与所述线路层电性连接。2.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一封装结构还包括：多个第二开孔，配置于所述第一绝缘密封体中并暴露出部分所述导电结构；以及多个第二接垫，配置于所述第二开孔内且与所述导电结构电性连接。3.根据权利要求2所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面垂直。4.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一绝缘密封体暴露出所述导电结构的上表面，所述导电结构的所述上表面与所述第一绝缘密封体的上表面实质上共平面，且所述第一封装结构还包括：多个第二接垫，配置于所述导电结构上，其中所述第二接垫的上表面高于所述第一接垫的上表面。5.根据权利要求4所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面垂直。6.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一绝缘密封体暴露出所述导电结构的上表面，所述导电结构的所述上表面与所述第一接垫的上表面实质上共平面。7.根据权利要求6所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面之间具有夹角，且所述夹角小于90度且大...

【专利技术属性】
技术研发人员：陈裕纬，徐宏欣，王启安，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：中国台湾,71