半导体电容装置及其制作方法制造方法及图纸

本发明专利技术提供一种半导体电容装置及其制作方法，该制作方法采用包含第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、第三牺牲层及第三支撑层的三层牺牲层及三层支撑层的叠层结构，以提高电容高度，通过将第一牺牲层及第二牺牲层分两次沉积形成下层及上层，且每一牺牲层中上层的硼比例较下层的硼比例低，使得上层的硬度较下层高，以提高蚀刻电容孔时叠层结构的结构强度。采用化学机械研磨工艺去除阻挡层的过程中，阻挡层的去除速率大于第一导电层的去除速率，使得第一导电层具有凸出于第三支撑层的凸出部，可进一步提高双面电容的下电极的面积，从而提高整体电容值。

Semiconductor capacitor device and its manufacturing method

The invention provides a semiconductor capacitor device and a manufacturing method thereof, which adopts a three-layer sacrificial layer and a three-layer support layer laminated structure comprising a first sacrificial layer, a first support layer, a second sacrificial layer, a second support layer, a third sacrificial layer and a third support layer, so as to improve the capacitance height by placing the first sacrificial layer. The second sacrificial layer and the second sacrificial layer are deposited twice to form the lower and upper layers, and the ratio of boron in the upper and middle layers of each sacrificial layer is lower than that in the lower layers, which makes the hardness of the upper layer higher than that of the lower layer, so as to improve the structural strength of the laminated structure when etching capacitor holes. In the process of removing the barrier layer by chemical mechanical abrasion, the removal rate of the barrier layer is higher than that of the first conductive layer, so that the first conductive layer has a protruding part protruding from the third supporting layer, which can further increase the area of the lower electrode of the double-sided capacitor, thereby increasing the overall capacitance value.

【技术实现步骤摘要】
半导体电容装置及其制作方法
本专利技术属于半导体器件设计及制造领域，特别是涉及一种半导体电容装置及其制作方法。
技术介绍
电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等功能，因而被广泛用于集成电路中，例如，电容器是动态随机存储器(DRAM)、静态随机存储器(SRAM)和一些微处理器的必要元件。动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、晶体管11的漏极/源极与位线12相连、晶体管11的源极/漏极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。随着半导体器件尺寸微缩，电容器在衬底上的横向面积逐渐减小。垂直电容器是在衬底中形成深槽，利用深槽的侧壁提供电容器的主要极板面积，以此减少电容器在芯片表面所占用的横向面积，同时仍然可以获得较大的电容。现有的电容器通常采用两层牺牲层及两层支撑层实现，这种电容器的制作工艺如图2～图5所示，包括以下步骤：1)提供一基底201，所述基底201上具有电容触点202，如图2所示；2)于所述基底201上形成刻蚀停止层203，于所述刻蚀停止层203上依次形成第一牺牲层204、第一支撑层205、第二牺牲层206、第二支撑层207以及阻挡层208，如图2所示；3)刻蚀出电容孔209，如图2所示；4)去除所述阻挡层208，然后于所述电容孔209底部及侧壁沉积电容下电极210，如图3所示；5)采用干法刻蚀及湿法腐蚀工艺依次打开支撑层207、204的腐蚀窗口并将牺牲层206、204去除，如图4所示；6)于所述电容下电极210的内表面及外表面形成电容介质211，然后形成电容上电极212，最后沉积介质层213，以完成电容器的制作。然而，提高电容器极板高度虽然可以大大地提高电容器的电容，但是，较高的电容器高度存在较高的机械强度要求，具有较大高度的电容器容易面临倒塌的风险。基于以上所述，提供一种可以有效提高电容器高度，并能避免电容器倒塌的半导体电容装置及其制作方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体电容装置及其制作方法，用于解决现有技术中具有较大高度的电容器容易面临倒塌风险的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体电容装置的制作方法，所述制作方法包括步骤：1)提供一基底，所述基底具有多个电容触点，于所述基底上形成刻蚀停止层；2)形成叠层结构于所述刻蚀停止层上，所述叠层结构包括依次往上层叠的第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、第三牺牲层以及第三支撑层，其中，所述第一牺牲层包括第一子牺牲层及紧贴在所述第一子牺牲层上的第二子牺牲层，所述第二子牺牲层的硬度大于所述第一子牺牲层的硬度；3)形成阻挡层于所述第三支撑层上；4)刻蚀出电容孔于所述阻挡层及所述层叠结构中，所述电容孔的底部显露所述电容触点，所述阻挡层提供刻蚀所述电容孔时的掩膜遮蔽功能；5)形成第一导电层于所述电容孔的底部及侧壁以及所述阻挡层的表面；6)采用化学机械研磨工艺去除位于所述阻挡层上的所述第一导电层以及所述阻挡层；7)刻蚀出第一开口于所述第三支撑层中，以显露所述第三牺牲层，采用湿法腐蚀工艺去除所述第三牺牲层，以显露所述第二支撑层；8)刻蚀出第二开口于所述第二支撑层中，以显露所述第三牺牲层，并采用湿法腐蚀工艺去除所述第二牺牲层，以显露所述第一支撑层；9)刻蚀出第三开口于所述第一支撑层中，以显露所述第一牺牲层，并采用湿法腐蚀工艺去除所述第一牺牲层；10)形成电容介质层于所述第一导电层的内表面及外表面，于所述电容介质层上形成第二导电层，以形成包含所述第一导电层、所述电容介质层及所述第二导电层的双面电容器。优选地，所述第一子牺牲层的材质包含第一硼磷硅玻璃，所述第二子牺牲层的材质包含第二硼磷硅玻璃，其中，所述第二硼磷硅玻璃中硼的质量比小于所述第一硼磷硅玻璃中硼的质量比，以使得所述第二子牺牲层的硬度大于所述第一子牺牲层的硬度，以提高所述第一牺牲层在所述电容孔的刻蚀过程中的结构强度。进一步地，所述第一硼磷硅玻璃中，硼的质量比介于3％～8％之间，磷的质量比介于3％～10％之间；所述第二硼磷硅玻璃中，硼的质量比介于2.5％～7％之间，磷的质量比介于3％～10％之间。优选地，所述第一子牺牲层的厚度范围介于100纳米～400纳米之间，所述第二子牺牲层的厚度范围介于250纳米～800纳米之间。优选地，所述第二牺牲层包括第三子牺牲层及紧贴在所述第三子牺牲层上的第四子牺牲层，所述第四子牺牲层的硬度大于所述第三子牺牲层的硬度。优选地，所述第三子牺牲层的材质包含第三硼磷硅玻璃，所述第四子牺牲层的材质包含第四硼磷硅玻璃或磷硅玻璃，其中，所述第四硼磷硅玻璃或磷硅玻璃中硼的质量比小于所述第三硼磷硅玻璃中硼的质量比，以使得所述第四子牺牲层的硬度大于所述第三子牺牲层的硬度，以提高所述第二牺牲层在所述电容孔的刻蚀过程中的结构强度。进一步地，所述第三硼磷硅玻璃中，硼的质量比介于0.1％～5％之间，磷的质量比介于3％～10％之间；所述第四硼磷硅玻璃或磷硅玻璃中，硼的质量比不大于1％，磷的质量比介于2％～10％之间。优选地，所述第三子牺牲层的厚度范围介于100纳米～450纳米之间，所述第四子牺牲层的厚度范围介于150纳米～800纳米之间。优选地，所述第三支撑层的厚度大于所述第一支撑层的厚度，且所述第三支撑层的厚度大于所述第二支撑层的厚度，以保证在以所述第三支撑层为掩膜，刻蚀出所述第二开口及第三开口后，所述第三支撑层保留有足够的支撑厚度。进一步地，所述第一支撑层的厚度范围介于10纳米～100纳米之间，所述第二支撑层的厚度范围介于10纳米～100纳米之间，所述第三支撑层的厚度范围介于50纳米～500纳米之间。优选地，所述第一支撑层、所述第二支撑层及所述第三支撑层的材质包含氮化硅。优选地，所述第三层牺牲层的材质包含二氧化硅，其厚度范围介于200纳米～800纳米之间。优选地，所述阻挡层的厚度范围介于300纳米～5000纳米之间，以提供刻蚀所述电容孔时的遮蔽功能，所述阻挡层的材质包含多晶硅。优选地，所述刻蚀停止层的材质包括氮化硅，所述刻蚀停止层的厚度范围介于5纳米～60纳米之间。优选地，所述第一导电层的材质包括金属氮化物及金属硅化物中的一种；所述电容介质层的材质包括氧化锆、氧化铪、氧化钛锆、氧化钌、氧化锑、氧化铝所组成群组中的一种；所述第二导电层的材质包括金属氮化物及金属硅化物中的一种。优选地，还包括步骤11)，沉积保护介质层于所述双面电容器上，以提供所述双面电容器的稳定支撑。优选地，步骤6)的所述化学机械研磨工艺中，所述阻挡层的去除速率大于所述第一导电层的去除速率，使得所述第一导电层具有凸出于所述第三支撑层的凸出部，步骤10)完成后，所述凸出部的顶缘被所述电容介质层及所述第二导电层包覆，以使所述双面电容器的电极高度大于由所述第一支撑层、所述第二支撑层和所述第三支撑层所构成的支撑高度。进一步地，所述本文档来自技高网...

【技术保护点】
1.一种半导体电容装置的制作方法，其特征在于，所述制作方法包括步骤：1)提供一基底，所述基底具有多个电容触点，于所述基底上形成刻蚀停止层；2)形成叠层结构于所述刻蚀停止层上，所述叠层结构包括依次往上层叠的第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、第三牺牲层以及第三支撑层，其中，所述第一牺牲层包括的第一子牺牲层及紧贴在所述第一子牺牲层上的第二子牺牲层，所述第二子牺牲层的硬度大于所述第一子牺牲层的硬度；3)形成阻挡层于所述第三支撑层上；4)刻蚀出电容孔于所述阻挡层及所述层叠结构中，所述电容孔的底部显露所述电容触点，所述阻挡层提供刻蚀所述电容孔时的掩膜遮蔽功能；5)形成第一导电层于所述电容孔的底部及侧壁以及所述阻挡层的表面；6)采用化学机械研磨工艺去除位于所述阻挡层上的所述第一导电层以及所述阻挡层；7)刻蚀出第一开口于所述第三支撑层中，以显露所述第三牺牲层，并采用湿法腐蚀工艺去除所述第三牺牲层，以显露所述第二支撑层；8)刻蚀出第二开口于所述第二支撑层中，以显露所述第三牺牲层，并采用湿法腐蚀工艺去除所述第二牺牲层，以显露所述第一支撑层；9)刻蚀出第三开口于所述第一支撑层中，以显露所述第一牺牲层，并采用湿法腐蚀工艺去除所述第一牺牲层；10)形成电容介质层于所述第一导电层的内表面及外表面，于所述电容介质层上形成第二导电层，以形成包含所述第一导电层、所述电容介质层及所述第二导电层的双面电容器。...

【技术特征摘要】
1.一种半导体电容装置的制作方法，其特征在于，所述制作方法包括步骤：1)提供一基底，所述基底具有多个电容触点，于所述基底上形成刻蚀停止层；2)形成叠层结构于所述刻蚀停止层上，所述叠层结构包括依次往上层叠的第一牺牲层、第一支撑层、第二牺牲层、第二支撑层、第三牺牲层以及第三支撑层，其中，所述第一牺牲层包括的第一子牺牲层及紧贴在所述第一子牺牲层上的第二子牺牲层，所述第二子牺牲层的硬度大于所述第一子牺牲层的硬度；3)形成阻挡层于所述第三支撑层上；4)刻蚀出电容孔于所述阻挡层及所述层叠结构中，所述电容孔的底部显露所述电容触点，所述阻挡层提供刻蚀所述电容孔时的掩膜遮蔽功能；5)形成第一导电层于所述电容孔的底部及侧壁以及所述阻挡层的表面；6)采用化学机械研磨工艺去除位于所述阻挡层上的所述第一导电层以及所述阻挡层；7)刻蚀出第一开口于所述第三支撑层中，以显露所述第三牺牲层，并采用湿法腐蚀工艺去除所述第三牺牲层，以显露所述第二支撑层；8)刻蚀出第二开口于所述第二支撑层中，以显露所述第三牺牲层，并采用湿法腐蚀工艺去除所述第二牺牲层，以显露所述第一支撑层；9)刻蚀出第三开口于所述第一支撑层中，以显露所述第一牺牲层，并采用湿法腐蚀工艺去除所述第一牺牲层；10)形成电容介质层于所述第一导电层的内表面及外表面，于所述电容介质层上形成第二导电层，以形成包含所述第一导电层、所述电容介质层及所述第二导电层的双面电容器。2.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第一子牺牲层的材质包含第一硼磷硅玻璃，所述第二子牺牲层的材质包含第二硼磷硅玻璃，其中，所述第二硼磷硅玻璃中硼的质量比小于所述第一硼磷硅玻璃中硼的质量比，以使得所述第二子牺牲层的硬度大于所述第一子牺牲层的硬度，以提高所述第一牺牲层在所述电容孔的刻蚀过程中的结构强度。3.根据权利要求2所述的半导体电容装置的制作方法，其特征在于：所述第一硼磷硅玻璃中，硼的质量比介于3％～8％之间，磷的质量比介于3％～10％之间；所述第二硼磷硅玻璃中，硼的质量比介于2.5％～7％之间，磷的质量比介于3％～10％之间。4.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第一子牺牲层的厚度范围介于100纳米～400纳米之间，所述第二子牺牲层的厚度范围介于250纳米～800纳米之间。5.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第二牺牲层包括第三子牺牲层及紧贴在所述第三子牺牲层上的第四子牺牲层，所述第四子牺牲层的硬度大于所述第三子牺牲层的硬度。6.根据权利要求5所述的半导体电容装置的制作方法，其特征在于：所述第三子牺牲层的材质包含第三硼磷硅玻璃，所述第四子牺牲层的材质包含第四硼磷硅玻璃或磷硅玻璃，其中，所述第四硼磷硅玻璃或磷硅玻璃中硼的质量比小于所述第三硼磷硅玻璃中硼的质量比，以使得所述第四子牺牲层的硬度大于所述第三子牺牲层的硬度，以提高所述第二牺牲层在所述电容孔的刻蚀过程中的结构强度。7.根据权利要求6所述的半导体电容装置的制作方法，其特征在于：所述第三硼磷硅玻璃中，硼的质量比介于0.1％～5％之间，磷的质量比介于3％～10％之间；所述第四硼磷硅玻璃或磷硅玻璃中，硼的质量比不大于1％，磷的质量比介于2％～10％之间。8.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第三子牺牲层的厚度范围介于100纳米～450纳米之间，所述第四子牺牲层的厚度范围介于150纳米～800纳米之间。9.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第三支撑层的厚度大于所述第一支撑层的厚度，且所述第三支撑层的厚度大于所述第二支撑层的厚度，以保证在以所述第三支撑层为掩膜，刻蚀出所述第二开口及第三开口后，所述第三支撑层保留有足够的支撑厚度。10.根据权利要求9所述的半导体电容装置的制作方法，其特征在于：所述第一支撑层的厚度范围介于10纳米～100纳米之间，所述第二支撑层的厚度范围介于10纳米～100纳米之间，所述第三支撑层的厚度范围介于50纳米～500纳米之间。11.根据权利要求1所述的半导体电容装置的制作方法，其特征在于：所述第一支...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34