电容器阵列结构、半导体存储器制造技术

本实用新型专利技术提供一种电容器阵列结构、半导体存储器，电容器阵列结构包括：半导体衬底，包含若干个位于内存数组结构中的电容接触节点；下电极层，接合于电容接触节点上，截面形状包括U型；电容介质层，覆盖于下电极层的内表面及外表面；上电极内衬层，覆盖于电容介质层的表面；上电极填孔体，填充于下电极层之间及下电极层内的间隙并延伸覆盖上电极内衬层；上电极覆盖层，覆盖于上电极填孔体的表面。通过上述方案，本实用新型专利技术改变了金属接触层与导线层的制备顺序，解决了填充材料层时出现提早封口的问题，改进了上电极填孔体的填充，改善了电连接性能，形成缓冲腔，释放结构材料层内的应变，避免工艺制程中因热膨胀挤压等而使电容器变形的问题。

【技术实现步骤摘要】
电容器阵列结构、半导体存储器
本技术属于半导体器件及制造领域，特别是涉及一种电容器阵列结构及半导体存储器。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。然而，在现有的器件结构的制备中，在DRAM电容器结构中一般会在上电极板上方直接镀上金属钨材料作为钨栓塞(Wplug)的接触点，但是，随着制程微缩，金属钨在溅镀时容易使电容器顶端的洞口(Containertop)缩小，导致后续形成的填充层多晶硅再沉积时有提早封口的现象，如图1所示，另外，电容器与金属钨之间的电连接特性，后续工艺程式，如上层金属钨薄膜或者其他材料层会发生热本文档来自技高网...

【技术保护点】
1.一种电容器阵列结构，其特征在于，包括：半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触节点；下电极层，接合于所述电容接触节点上，且所述下电极层的截面形状包括U型；电容介质层，覆盖于所述下电极层的内表面及外表面；上电极内衬层，覆盖于所述电容介质层的表面；上电极填孔体，填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层；以及上电极覆盖层，覆盖于所述上电极填孔体的表面。

【技术特征摘要】
1.一种电容器阵列结构，其特征在于，包括：半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触节点；下电极层，接合于所述电容接触节点上，且所述下电极层的截面形状包括U型；电容介质层，覆盖于所述下电极层的内表面及外表面；上电极内衬层，覆盖于所述电容介质层的表面；上电极填孔体，填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层；以及上电极覆盖层，覆盖于所述上电极填孔体的表面。2.根据权利要求1所述的电容器阵列结构，其特征在于，所述上电极填孔体具有缓冲腔，且所述缓冲腔位于所述下电极层之间，用于释放应变。3.根据权利要求1所述的电容器阵列结构，其特征在于，所述电容器阵列结构还包括顶层支撑层、中间支撑层及底层支撑层，均形成于所述半导体衬底上并连接各所述下电极层，其中，所述顶层支撑层位于所述下电极层的开口外围，所述中间支撑层位于所述下电极层的中部，所述底层支撑层形成于所述半导体衬底表面且位于所述下电极层的底部外围。4.根据权利要求1所述的电容器阵列结构，其特征在于，所述下电极层的外轮廓构成的U型孔的深宽比介于5～20之间，所述...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34