电容器结构及其制备方法技术

本发明专利技术提供一种电容器结构，包括：下极板，连接有下电极；上极板，连接有上电极；高电介质膜层结构，位于上极板与下极板之间；绝缘层，覆盖于下电极的表面，且绝缘层上设置有显露下电极的开口，其中，下极板经由开口与下电极相连接，且高电介质膜层结构的端部、上极板的端部以及上电极的端部分别通过绝缘层与下电极绝缘隔开。通过本发明专利技术的方案，高电介质膜层结构可以在电容介电层厚度不变的情况下，缩小等效氧化层的厚度，还可以在保持或缩小等效氧化层厚度的同时，有足够的物理厚度来限制量子隧穿效应的影响，防止漏电流增大从而导致器件失效。

Capacitor structure and preparation method thereof

The invention provides a capacitor structure, which comprises a lower electrode plate connected with a lower electrode, an upper electrode plate connected with an upper electrode, a high dielectric film layer structure located between the upper electrode plate and the lower electrode plate, an insulating layer covering the surface of the lower electrode, and an opening with a exposed lower electrode arranged on the insulating layer, wherein the lower electrode plate passes through the opening. The opening is connected with the lower electrode, and the end of the high dielectric film structure, the end of the upper plate and the end of the upper electrode are separated from the lower electrode through the insulating layer respectively. By the scheme of the invention, the high dielectric film structure can reduce the thickness of the equivalent oxide layer without changing the thickness of the capacitive dielectric layer, and at the same time maintain or reduce the thickness of the equivalent oxide layer, there is enough physical thickness to limit the influence of the quantum tunneling effect, so as to prevent the device from being caused by the increase of the leakage current. Invalid.

【技术实现步骤摘要】
电容器结构及其制备方法本申请是针对申请日为2017年6月30日，申请号为201710520577.9，专利技术名称为高电介质膜层结构及其应用与制备的专利的分案申请。
本专利技术属于半导体器件制造
，特别是涉及一种基于高电介质膜层结构的电容器结构及其制备方法。
技术介绍
电容器是一种以静电场形式储存能量的无源电子元件。在最简单的形式，电容器包括两个导电极板，且两个导电板之间通过称之为电介质的绝缘材料隔离。电容器的电容与极板的表面面积成正比，与极板间的距离成反比。电容器的电容还取决于分离极板的物质的介电常数。电容的标准单位是法(farad，简称为F)，这是一个大单位，更常见的单位是微法(microfarad，简称μF)和皮法(picofarac，简称PF)，其中，1μF＝10-6F，1pF＝10-12F。电容器可以制造于集成电路(IC)芯片上。在动态随机存取存储器(dynamicrandomaccessmemory，简称DRAM)中，电容通常用于与晶体管连接。电容器有助于保持存储器的内容。由于其微小的物理尺寸，这些组件具有低电容。他们必须以每秒数千次的频率再充电，否则，DRAM将丢失数据。电容器的基本结构是三明治结构，包含下极板、高K介质及上极板。对于DRAM电容器，高K介质为关键因素。目前，随着动态随机存取存储器(DRAM)等半导体器件随着器件特征尺寸的不断缩小，氧化层厚度已接近量子隧穿效应(Quantumtunnelingeffect)的限制，造成漏电流随氧化物厚度减小呈指数增长。而高介电常数氧化物可以维持足够的驱动电流，且可以在保持相同等效氧化层厚度(equivalentoxidethickness，EOT)的情况下增加氧化层的实际物理厚度，有效抑制量子隧穿效应。现有技术中，有些材料具有较高的介电常数，但其禁带宽度较窄，具有高漏电的缺点，为了解决漏电问题，电容介电层的厚度就必须增加，如此一来，反而会牺牲部分的电容值；另一些材料介电常数较低，禁带宽度较宽，具有低漏电的优点，但过多材料层会导致有效的介电常数下降，因而限制其电荷储存量。因此，如何设计基于高K介质的膜层结构的电容器结构及其制备方法，使得器件特征尺寸在维持驱动电流的条件下能够继续得以缩小，并防止漏电流增大已成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于高电介质膜层结构的电容器结构及制备方法，用于解决现有技术中的电荷存储量小、漏电流高的问题。为实现上述目的及其他相关目的，本专利技术提供一种电容器结构，包括：下极板，连接有下电极；上极板，连接有上电极；高电介质膜层结构，位于所述上极板与所述下极板之间；绝缘层，覆盖于所述下电极的表面，且所述绝缘层上设置有显露所述下电极的开口，其中，所述下极板经由所述开口与所述下电极相连接，且位在所述下极板的外侧和所述下电极的上表面周边处的所述高电介质膜层结构的端部、所述上极板的端部以及所述上电极的端部通过所述绝缘层与所述下电极绝缘隔开。作为本专利技术的一种优选方案，所述高电介质膜层结构包括：迭层式介电结构，包括至少一层第一介电层及至少一层第二介电层，所述第二介电层的禁带宽度大于所述第一介电层的禁带宽度，且单层所述第二介电层的厚度小于等于单层所述第一介电层的厚度；及量子遂穿抑制层，设置于所述迭层式介电结构的表面上，或位于所述迭层式介电结构的所述第一介电层与所述第二介电层之间，所述量子隧穿抑制层的介电常数大于所述第一介电层的介电常数且大于所述第二介电层的介电常数，以在保持或缩小等效氧化层厚度的同时，增加介质层的物理厚度，从而抑制量子遂穿效应。作为本专利技术的一种优选方案，所述第一介电层具有大于等于10的介电常数，所述第二介电层具有大于等于8的禁带宽度。作为本专利技术的一种优选方案，所述高电介质膜层结构的厚度为4～10nm，所述量子遂穿抑制层的厚度为0.2～5nm。作为本专利技术的一种优选方案，所述迭层式介电结构中掺杂有氮化硅及氮氧化硅中的至少一种。作为本专利技术的一种优选方案，所述高电介质膜层结构还包括漏电阻挡层，且所述迭层式介电结构的数量为至少两个，其中，所述漏电阻挡层位于所述迭层式介电结构之间。作为本专利技术的一种优选方案，所述漏电阻挡层的材质包括二氧化硅，且所述漏电阻挡层的厚度小于所述迭层式介电结构中单层所述第二介电层的厚度。作为本专利技术的一种优选方案，所述量子遂穿抑制层位于所述迭层式介电结构与所述下极板之间。作为本专利技术的一种优选方案，所述下极板至少有一个剖面为U型，所述高电介质膜层结构及所述上极板的相应剖面均为M型，构成双面电容器结构。作为本专利技术的一种优选方案，所述下极板的底面相对由所述下电极的上表面外围凹入。作为本专利技术的一种优选方案，所述高电介质膜层结构在所述下极板外的外侧底缘与所述下电极的上表面外围之间由所述绝缘层间隔；所述高电介质膜层结构在所述下极板内的内侧底缘与所述下电极的上表面中央之间由所述下极板间隔。作为本专利技术的一种优选方案，所述绝缘层的所述开口的宽度小于所述下电极的上表面的宽度，且所述绝缘层的上表面自所述开口处延伸至所述下电极的边缘，所述高电介质膜层结构的端部、所述上极板的端部以及所述上电极的端部均与所述绝缘层的上表面相接触。本专利技术还提供一种电容器结构的制备方法，包括如下步骤：1)提供一下极板，所述下极板与位于一绝缘层内的下电极相连接，其中，所述绝缘层上设置有显露所述下电极的开口，所述下极板经由所述开口与所述下电极相连接；2)于所述下极板表面形成一层氢氧根离子层，使所述氢氧根离子层与第一层膜层所含的氧化物对应的单质进行反应，以形成第一层膜层；3)于所述第一层膜层表面制备第二层至第N层膜层，以形成由N层膜层构成的高电介质膜层结构，其中，N为大于等于3的整数，所述第一层膜层与所述第二层至第N层膜层构成一高电介质膜层结构，其中，制备所述第二层至第N层膜层的步骤包括：形成至少一个迭层式介电结构，且所述迭层式介电结构包括至少一层第一介电层及至少一层第二介电层，所述第二介电层的禁带宽度大于所述第一介电层的禁带宽度，且所述第二介电层的单位厚度小于等于所述第一介电层的单位厚度；及形成至少一层量子遂穿抑制层，并且其形成于所述迭层式介电结构的表面上，或形成于所述迭层式介电结构的所述第一介电层与所述第二介电层之间，且所述量子隧穿抑制层的介电常数大于所述第一介电层的介电常数且大于所述第二介电层的介电常数，以在保持或缩小等效氧化层厚度的同时，增加介质层的物理厚度，从而抑制量子遂穿效应；4)于步骤3)所得到的结构表面形成上极板，与一上电极相连接，其中，所述高电介质膜层结构的端部、所述上极板的端部以及所述上电极的端部分别通过所述绝缘层与所述下电极绝缘隔开。作为本专利技术的一种优选方案，步骤3)形成第二层膜层至第N层膜层的步骤包括：于所提供的第一层膜层的上表面形成一层氢氧根离子层，并使所述氢氧根离子层与所述第二层膜层所含的氧化物对应的单质进行反应，以形成所述第二层膜层；以及于所形成的第N-1层膜层的上表面形成一层氢氧根离子层，并使所述氢氧根离子层与第N层膜层所含的氧化物对应的单质进行反应，以形成第N层膜层。作为本专利技术的一种优选方案，形成所述第二层膜层及第N层膜层的过程中，其制程气体选本文档来自技高网...

【技术保护点】
1.一种电容器结构，其特征在于，包括：下极板，连接有下电极；上极板，连接有上电极；高电介质膜层结构，位于所述上极板与所述下极板之间；绝缘层，覆盖于所述下电极的表面，且所述绝缘层上设置有显露所述下电极的开口，其中，所述下极板经由所述开口与所述下电极相连接，且位在所述下极板的外侧和所述下电极的上表面周边处的所述高电介质膜层结构的端部、所述上极板的端部以及所述上电极的端部通过所述绝缘层与所述下电极绝缘隔开。

【技术特征摘要】
1.一种电容器结构，其特征在于，包括：下极板，连接有下电极；上极板，连接有上电极；高电介质膜层结构，位于所述上极板与所述下极板之间；绝缘层，覆盖于所述下电极的表面，且所述绝缘层上设置有显露所述下电极的开口，其中，所述下极板经由所述开口与所述下电极相连接，且位在所述下极板的外侧和所述下电极的上表面周边处的所述高电介质膜层结构的端部、所述上极板的端部以及所述上电极的端部通过所述绝缘层与所述下电极绝缘隔开。2.根据权利要求1所述的电容器结构，其特征在于，所述高电介质膜层结构包括：迭层式介电结构，包括至少一层第一介电层及至少一层第二介电层，所述第二介电层的禁带宽度大于所述第一介电层的禁带宽度，且单层所述第二介电层的厚度小于等于单层所述第一介电层的厚度；及量子遂穿抑制层，设置于所述迭层式介电结构的表面上，或位于所述迭层式介电结构的所述第一介电层与所述第二介电层之间，所述量子隧穿抑制层的介电常数大于所述第一介电层的介电常数且大于所述第二介电层的介电常数，以在保持或缩小等效氧化层厚度的同时，增加介质层的物理厚度，从而抑制量子遂穿效应。3.根据权利要求2所述的电容器结构，其特征在于，所述第一介电层具有大于等于10的介电常数，所述第二介电层具有大于等于8的禁带宽度。4.根据权利要求2所述的电容器结构，其特征在于，所述高电介质膜层结构的厚度为4～10nm，所述量子遂穿抑制层的厚度为0.2～5nm。5.根据权利要求2所述的电容器结构，其特征在于，所述迭层式介电结构中掺杂有氮化硅及氮氧化硅中的至少一种。6.根据权利要求2所述的电容器结构，其特征在于，所述高电介质膜层结构还包括漏电阻挡层，且所述迭层式介电结构的数量为至少两个，其中，所述漏电阻挡层位于所述迭层式介电结构之间。7.根据权利要求6所述的电容器结构，其特征在于，所述漏电阻挡层的材质包括二氧化硅，且所述漏电阻挡层的厚度小于所述迭层式介电结构中单层所述第二介电层的厚度。8.根据权利要求2所述的电容器结构，其特征在于，所述量子遂穿抑制层位于所述迭层式介电结构与所述下极板之间。9.根据权利要求1所述的电容器结构，其特征在于，所述下极板至少有一个剖面为U型，所述高电介质膜层结构及所述上极板的相应剖面均为M型，构成双面电容器结构。10.根据权利要求1所述的电容器结构，其特征在于，所述下极板的底面相对由所述下电极的上表面外围凹入。11.根据权利要求1～10中任一项所述的电容器结构，其特征在于，所述高电介质膜层结构在所述下极板外的外侧底缘与所述下电极的上表面外围之间由所述绝缘层间隔；且当所述下极板至少有一个剖面为U型时，所述高电介质膜层结构在所述下极板内的内侧底缘与所述下电极的上表面中央之间由所述下极板间隔。12.根据权利要求11所述的电容器结构，其特征在...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34