一种半导体器件结构及其制备方法技术

本发明专利技术提供一种半导体器件结构及其制备方法，方法包括：提供一衬底；于衬底上形成栅极结构；于衬底上形成贴附于栅极结构外侧壁的间隔结构，并于衬底上形成贴附于间隔结构外侧壁的接触导电层，其中，间隔结构至少包括第一间隔层及第二间隔层，第一间隔层形成于栅极结构的外侧壁上，第二间隔层形成于第一间隔层的外表面上，第二间隔层的介电常数低于第一间隔层的介电常数，第二间隔层的宽度大于等于第一间隔层的厚度2倍。通过上述方案，本发明专利技术的半导体器件结构可以通过间隔结构的优化，降低器件结构中所衍生的寄生电容，从而改善接触导电层电阻恶化的问题，改善器件性能；本发明专利技术的半导体器件结构的制备工艺简单，兼容性强，适于大规模工业生产。

Semiconductor device structure and preparation method thereof

The invention provides a semiconductor device structure and a preparation method thereof, comprising: providing a substrate; forming a gate structure on the substrate; forming a spacer structure attached to the outer wall of the gate structure on the substrate; and forming a contact conductive layer attached to the outer wall of the spacer structure on the substrate, wherein the spacer structure is at least packaged. Including the first spacer and the second spacer, the first spacer is formed on the outer wall of the gate structure, the second spacer is formed on the outer surface of the first spacer, the dielectric constant of the second spacer is lower than that of the first spacer, and the width of the second spacer is more than twice the thickness of the first spacer. Through the above scheme, the semiconductor device structure of the invention can reduce the parasitic capacitance derived from the device structure by optimizing the spacer structure, thereby improving the problem of deteriorating contact conductive layer resistance and improving device performance; the semiconductor device structure of the invention has simple preparation process, strong compatibility and is suitable for large-scale application. Industrial production.

【技术实现步骤摘要】
一种半导体器件结构及其制备方法本申请是针对申请日为2017年6月30日，申请号为201710520597.6，专利技术名称为一种半导体器件结构及其制备方法的专利的分案申请。
本专利技术属于半导体制造
，特别是涉及一种半导体器件结构及其制备方法。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)结构被广泛地运用于半导体集成电路(IC)的制程布局当中，其中，在MOSFET的结构中必需在栅极结构侧壁上形成一侧壁绝缘层以隔离接触导体层与栅导电层，藉以避免两导体层的短路造成器件(Device)失效。随着动态随机存储器(DRAM)的工艺持续微缩至纳米(nano)等级后，栅极之间的间距以及栅极和接触孔之间的间距也随之缩小，这给半导体制造技术带来了许多挑战，例如层间电容增大、接触插塞和栅极结构之间的套刻困难、PMD间隙填充不均等问题。同时，由于导电层的持续微缩，导电层的电阻对于存储器的运作速度扮演越来越关键的角色，在金属氧化物半导体场效应晶体管(MOSFET)结构下，接触导电层的电阻会因侧壁绝缘层与栅导电层所衍生的寄生电容(ParasiticCapacitance)而增强，并在工艺的持续微缩下，接触导电层的电阻会越来越高，最后导致器件(Device)失效。因此，提供一种藉以降低寄生电容来改善接触导电层的电阻恶化的问题的半导体器件结构及其制备方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中接触导电层因寄生电容而导致电阻恶化的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体器件结构的制备方法，包括如下步骤：1)提供一衬底；2)于所述衬底上形成栅极结构；3)于所述衬底上且毗邻所述栅极结构的外侧壁处形成间隔结构，其中，所述间隔结构至少包括第一间隔层及第二间隔层，所述第一间隔层形成于所述栅极结构的外侧壁上，所述第二间隔层形成于所述第一间隔层的外表面上，所述第二间隔层的介电常数低于所述第一间隔层的介电常数，所述间隔结构所包含的所述第二间隔层的宽度大于等于所述第一间隔层的厚度2倍；及4)于所述衬底上且毗邻所述间隔结构的外侧壁处形成接触导电层，其中，所述接触导电层的贴附表面包含所述第一间隔层的底缘侧表面与所述第二间隔层侧向投射在所述接触导电层的侧表面，所述第二间隔层的侧表面占据所述间隔结构的侧壁面积的78％～98％。作为本专利技术的一种优选方案，步骤2)中，形成所述栅极结构包括如下步骤：2-1)于所述衬底上形成第一栅极绝缘材料层；2-2)于所述第一栅极绝缘材料层表面形成栅极导电材料层；2-3)于所述栅极导电材料层表面形成第二栅极绝缘材料层；及2-4)采用光刻-刻蚀技术刻蚀步骤2-3)所得到的结构，以在所述衬底上形成由依次叠置的第一栅极绝缘层、栅极导电层以及第二栅极绝缘层构成的栅极结构。作为本专利技术的一种优选方案，步骤3)中，所述间隔结构在所述衬底上且所述第二间隔层在所述衬底上的表面覆盖宽度介于所述栅极结构在所述衬底上的表面覆盖宽度的40％～100％。作为本专利技术的一种优选方案，步骤3)中，所述第一间隔层具有垂直部及水平部，所述垂直部贴附形成于所述栅极结构的外侧壁上，所述水平部与所述垂直部靠近所述衬底的一端相连接并贴附形成于所述衬底上，所述水平部在远离所述垂直部的一端包含所述第一间隔层的底缘侧表面，所述第二间隔层形成于所述第一间隔层的所述水平部上。作为本专利技术的一种优选方案，步骤3)中，形成所述间隔结构的步骤包括：3-1)于所述栅极结构外壁、所述栅极结构顶部以及所述栅极结构周围的所述衬底上形成第一间隔材料层；3-2)于所述第一间隔材料层表面形成第二间隔材料层；及3-3)刻蚀步骤3-2)所得到的结构并对其进行平坦化处理，以暴露出顶部的所述第二栅极绝缘层，且使所述第一间隔材料层、所述第二间隔材料层以及所述第二栅极绝缘层的上表面位于同一水平面上，并使所述第一间隔材料层形成所述垂直部及所述水平部，使所述第二间隔材料层形成预设宽度并完全覆盖所述第一间隔材料层的水平部，并且所述第一间隔层的底缘侧表面对准切齐于所述第二间隔层的侧表面，以形成所述间隔结构。作为本专利技术的一种优选方案，步骤4)中，形成所述接触导电层的步骤包括：4-1)于所述间隔结构外壁、所述间隔结构顶部及所述间隔结构周围的所述衬底上形成接触导电材料层；及4-2)对步骤4-1)所得到的结构进行第二平坦化处理，以暴露出顶部的所述第二栅极绝缘层，且使所述接触导电材料层及所述第二栅极绝缘层的上表面位于同一水平面上，以形成所述接触导电层。作为本专利技术的一种优选方案，步骤3)与步骤4)具体包括如下步骤：3-1)于所述栅极结构外壁、所述栅极结构顶部以及所述栅极结构周围的所述衬底上形成第一间隔材料层；3-2)于所述第一间隔材料层表面形成第二间隔材料层；及3-3)刻蚀步骤3-2)所得到的结构并对其进行平坦化处理，以暴露出顶部的所述第一间隔材料层，且使所述第一间隔材料层与所述第二间隔材料层的上表面位于同一水平面上，并使所述第一间隔材料层形成所述垂直部及所述水平部，使所述第二间隔材料层形成预设宽度；3-4)于步骤3-3)所得到的结构表面形成接触导电材料层；3-5)对步骤3-4)所得到的结构进行平坦化处理，以暴露出所述第二栅极绝缘层，且使所述第一间隔材料层、所述第二间隔材料层、所述接触导电材料层以及所述第二栅极绝缘层的上表面位于同一水平面上。作为本专利技术的一种优选方案，步骤3-3)中，刻蚀步骤3-2)所得到的结构并对其进行所述平坦化处理之前，还包括步骤：于步骤3-2)所得到的结构表面继续交替形成至少一层间隔材料层，其材料相同于由所述第一间隔材料层和所述第二间隔材料层所构成群组中的其中之一且不相同于直接侧向毗邻者，其中，步骤3-3)中进行的平坦化是暴露出形成于所述栅极结构表面的所述第一间隔材料层，并使各所述第一间隔材料层、各所述第二间隔材料层以及所述第二栅极绝缘层的上表面位于同一水平面上。作为本专利技术的一种优选方案，步骤3)与步骤4)具体包括如下步骤：3-1)于所述栅极结构外壁、所述栅极结构顶部以及所述栅极结构周围的所述衬底上形成第一间隔材料层；3-2)于所述第一间隔材料层表面形成第二间隔材料层；3-3)于步骤所述第二间隔材料层表面形成接触导电材料层；及3-4)刻蚀步骤3-3)所得到的结构并对其进行平坦化处理，以暴露出所述第二栅极绝缘层，且使所述第一间隔材料层、所述第二间隔材料层、所述接触导电材料层及所述第二栅极绝缘层的上表面位于同一水平面上，并使所述第一间隔材料层形成所述垂直部及所述水平部，使所述第二间隔材料层形成预设宽度。本专利技术还提供一种半导体器件结构，包括：衬底；栅极结构，位于所述衬底表面上；间隔结构，位于所述衬底表面上且毗邻所述栅极结构的侧壁处，所述间隔结构至少包括第一间隔层及第二间隔层，所述第一间隔层位于所述栅极结构的外侧壁上，所述第二间隔层位于所述第一间隔层的外表面上，所述第二间隔层的介电常数低于所述第一间隔层的介电常数，所述间隔结构所包含的所述第二间隔层的宽度大于等于所述第一间隔层的厚度2倍；及接触导电层，位于所述衬底表面上且毗邻所述间隔结构的侧壁处，其中，所述接触导电层的贴附表面包含所述第一间隔层的底缘侧表面与所本文档来自技高网...

【技术保护点】
1.一种半导体器件结构的制备方法，其特征在于，包括如下步骤：1)提供一衬底；2)于所述衬底上形成栅极结构；3)于所述衬底上且毗邻所述栅极结构的外侧壁处形成间隔结构，其中，所述间隔结构至少包括第一间隔层及第二间隔层，所述第一间隔层形成于所述栅极结构的外侧壁上，所述第二间隔层形成于所述第一间隔层的外表面上，所述第二间隔层的介电常数低于所述第一间隔层的介电常数，所述间隔结构所包含的所述第二间隔层的宽度大于等于所述第一间隔层的厚度2倍；及4)于所述衬底上且毗邻所述间隔结构的外侧壁处形成接触导电层，其中，所述接触导电层的贴附表面包含所述第一间隔层的底缘侧表面与所述第二间隔层侧向投射在所述接触导电层的侧表面，所述第二间隔层的侧表面占据所述间隔结构的侧壁面积的78％～98％。

【技术特征摘要】
1.一种半导体器件结构的制备方法，其特征在于，包括如下步骤：1)提供一衬底；2)于所述衬底上形成栅极结构；3)于所述衬底上且毗邻所述栅极结构的外侧壁处形成间隔结构，其中，所述间隔结构至少包括第一间隔层及第二间隔层，所述第一间隔层形成于所述栅极结构的外侧壁上，所述第二间隔层形成于所述第一间隔层的外表面上，所述第二间隔层的介电常数低于所述第一间隔层的介电常数，所述间隔结构所包含的所述第二间隔层的宽度大于等于所述第一间隔层的厚度2倍；及4)于所述衬底上且毗邻所述间隔结构的外侧壁处形成接触导电层，其中，所述接触导电层的贴附表面包含所述第一间隔层的底缘侧表面与所述第二间隔层侧向投射在所述接触导电层的侧表面，所述第二间隔层的侧表面占据所述间隔结构的侧壁面积的78％～98％。2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，步骤2)中，形成所述栅极结构包括如下步骤：2-1)于所述衬底上形成第一栅极绝缘材料层；2-2)于所述第一栅极绝缘材料层表面形成栅极导电材料层；2-3)于所述栅极导电材料层表面形成第二栅极绝缘材料层；及2-4)采用光刻-刻蚀技术刻蚀步骤2-3)所得到的结构，以在所述衬底上形成由依次叠置的第一栅极绝缘层、栅极导电层以及第二栅极绝缘层构成的所述栅极结构。3.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，步骤3)中，所述间隔结构在所述衬底上且所述第二间隔层在所述衬底上的表面覆盖宽度介于所述栅极结构在所述衬底上的表面覆盖宽度的40％～100％。4.根据权利要求1、2或3所述的半导体器件结构的制备方法，其特征在于，步骤3)中，所述第一间隔层具有垂直部及水平部，所述垂直部贴附形成于所述栅极结构的外侧壁上，所述水平部连接所述垂直部靠近所述衬底的一端并贴附形成于所述衬底上，所述水平部在远离所述垂直部的一端包含所述第一间隔层的底缘侧表面，所述第二间隔层形成于所述第一间隔层的所述水平部上。5.根据权利要求4所述的半导体器件结构的制备方法，其特征在于，步骤3)中，形成所述间隔结构的步骤包括：3-1)于所述栅极结构外壁、所述栅极结构顶部以及所述栅极结构周围的所述衬底上形成第一间隔材料层；3-2)于所述第一间隔材料层表面形成第二间隔材料层；及3-3)刻蚀步骤3-2)所得到的结构并对其进行平坦化处理，以暴露出顶部的所述第二栅极绝缘层，且使所述第一间隔材料层、所述第二间隔材料层以及所述第二栅极绝缘层的上表面位于同一水平面上，并使所述第一间隔材料层形成所述垂直部及所述水平部，使所述第二间隔材料层形成预设宽度并完全覆盖所述第一间隔材料层的水平部，并且所述第一间隔层的底缘侧表面对准切齐于所述第二间隔层的侧表面，以形成所述间隔结构。6.根据权利要求1、2或3所述的半导体器件结构的制备方法，其特征在于，步骤4)中，形成所述接触导电层的步骤包括：4-1)于所述间隔结构外壁、所述间隔结构顶部及所述间隔结构周围的所述衬底上形成接触导电材料层；及4-2)对步骤4-1)所得到的结构进行平坦化处理，以暴露出顶部的所述第二栅极绝缘层，且使所述接触导电材料层及所述第二栅极绝缘层的上表面位于同一水平面上，以形成所述接触导电层。7.根据权利要求4所述的半导体器件结构的制备方法，其特征在于，步骤3)与步骤4)具体包括如下步骤：3-1)于所述栅极结构外壁、所述栅极结构顶部以及所述栅极结构周围的所述衬底上形成第一间隔材料层；3-2)于所述第一间隔材料层表面形成第二间隔材料层；3-3)刻蚀步骤3-2)所得到的结构并对其进行平坦化处理，以暴露出顶部的所述第一间隔材料层，且使所述第一间隔材料层与所述第二间隔材料层的上表面位于同一水平面上，并使所述第一间隔材料层形成所述垂直部及所述水平部，使所述第二间隔材料层形成预设宽度；3-4)于步骤3...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34