制造晶体管的方法和制造使用晶体管的环形振荡器的方法技术

在制造晶体管的方法中，可以在半导体衬底上形成栅极结构。可以在栅极结构上形成第一材料层以使栅极结构的上侧壁暴露。可以在栅极结构的上侧壁上形成包括第二材料的间隔物。可以使用间隔物作为刻蚀掩模来各向同性地刻蚀第一材料层以形成间隔。可以在半导体衬底之上形成绝缘夹层。绝缘夹层可以不形成在间隔中。

Method for manufacturing transistor and method for manufacturing ring oscillator using transistor

In the fabrication of transistors, gate structures can be formed on semiconductor substrates. A first material layer can be formed on the grid structure to expose the upper side wall of the gate structure. A spacer with a second material can be formed on the upper side wall of the grid structure. The spacer can be used as an etching mask to etch the first material layer in an isotropic manner to form an interval. An insulating layer can be formed on the semiconductor substrate. Insulating interlayer can not be formed at intervals.

【技术实现步骤摘要】
制造晶体管的方法和制造使用晶体管的环形振荡器的方法相关申请的交叉引用本申请要求2017年2月20日提交的申请号为10-2017-0022388的韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及一种制造半导体集成电路器件的方法，更具体地，涉及一种制造晶体管的方法以及一种制造使用晶体管的环形振荡器的方法。
技术介绍
通常，半导体器件可以包括相邻的导电结构和介于导电结构之间的电介质层。由于半导体器件可以高度集成，因此导电结构之间的间隙可以变得更窄，这增加了寄生电容。高寄生电容可以导致半导体器件的性能降低。为了减小寄生电容，可以降低电介质层的电介质常数。然而，由于电介质层的电介质常数可能非常高，因此仅仅降低电介质层的电介质常数不能将寄生电容降低到满意的水平。
技术实现思路
根据一个实施例，可以提供一种制造晶体管的方法。在制造晶体管的方法中，可以在半导体衬底上形成栅极结构。可以在栅极结构上形成第一材料层以使栅极结构的上侧壁暴露。可以在栅极结构的上侧壁上形成包括第二材料的间隔物。可以使用间隔物作为刻蚀掩模来各向同性地刻蚀第一材料层以形成间隔。可以在半导体衬底之上形成绝缘夹层。绝缘夹层可以不形成在间隔中。根据一个实施例，可以提供一种制造晶体管的方法。在制造晶体管的方法中，可以在半导体衬底上形成栅极结构。可以在栅极结构的下侧壁上形成第一间隔物。可以在第一间隔物之上形成第二间隔物。可以经由第一间隔物的侧表面将刻蚀剂供应到第一间隔物来选择性地去除第一间隔物，由此在第二间隔物下形成间隔。可以在半导体衬底之上形成绝缘夹层，绝缘夹层可以不形成在间隔中，以在间隔中形成空气间隔物。根据一个实施例，可以提供一种制造环形振荡器的方法。环形振荡器可以包括彼此串联连接的反相器。每个反相器可以包括NMOS晶体管和PMOS晶体管。在制造环形振荡器的方法中，可以在半导体衬底上形成栅极结构。可以在栅极结构的下侧壁上形成第一间隔物。可以在第一间隔物之上形成第二间隔物。可以经由第一间隔物的侧表面将刻蚀剂供应到第一间隔物来选择性地去除第一间隔物，由此在第二间隔物下形成间隔。可以在半导体衬底之上形成绝缘夹层。在间隔中可以不形成绝缘夹层，以在间隔中形成空气间隔物。附图说明图1至图14是图示根据示例性实施例的制造晶体管的方法的截面图。图15至图20是图示根据示例性实施例的制造晶体管的方法的截面图。图21是图示根据示例性实施例的晶体管的截面图。图22是图示根据示例性实施例的环形振荡器的电路图。图23是图示图22中所示的环形振荡器的详细电路图。图24是图示包括图23中所示的环形振荡器的半导体衬底的布局图。图25是沿图24中的线a-a′截取的截面图。图26是图示根据示例性实施例的计算机系统的框图。具体实施方式在下文中将参照附图来描述各种示例性实施例，在附图中图示了实施例的一些示例。然而，本专利技术可以以很多不同的形式来实施，而不应当被解释成局限于本文中所阐述的实施例的示例。相反地，提供这些实施例使得本公开将是彻底且完整的，且这些实施例将把本公开的范围充分传达给本领域技术人员。在图中，可能为了清楚而放大了层和区域的尺寸和相对尺寸。将理解到，当元件或层称作在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，其可以直接在其他元件或层上、连接到或耦接到其他元件或层，以及可以存在中间元件或中间层。与此相反，当元件称作直接在另一元件或层上、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或中间层。相同的附图标记始终指代相同的元件。如本文中所使用，术语“和/或”包括相关联列出项中的一个或更多个的任何组合和全部组合。在下文中，将参照附图来描述实施例的示例。图1至图14是图示根据示例性实施例的制造晶体管的方法的截面图。参考图1，隔离层110可以形成在半导体衬底100中。隔离层110可以通过浅沟槽隔离(STI)工艺来形成。栅极绝缘层115可以形成在隔离层110和半导体衬底100上。参考图2，多晶硅层120和金属层125可以顺序地形成在栅极绝缘层115上。多晶硅层120和金属层125可以用作栅极导电层。金属层125可以包括诸如钨层、钛层、钽层等的过渡金属层。硬掩模层130可以形成在金属层125上。硬掩模层130可以包括氮化硅层。参考图3，可以图案化硬掩模层130、金属层125和多晶硅层120以形成栅极结构G。参考图4，第一内衬135可以形成在栅极结构G和栅极绝缘层115上。第一内衬135可以包括与硬掩模层130的材料实质上相同的材料。因此，第一内衬135可以包括氮化硅层。第一内衬135可以具有几埃到几十埃的厚度。参考图5，第一材料层140可以形成在第一内衬135上。第一材料层140可以包括相对于第一内衬135、硬掩模层130和栅极绝缘层115而具有刻蚀选择性的材料。例如，第一材料层140可以包括硅锗层。参考图6，可以各向异性地刻蚀第一材料层140以形成第一间隔物140a。在示例性实施例中，可以过刻蚀第一材料层140，使得第一间隔物140a具有比栅极结构G的高度低的高度。参考图7，平坦化层145可以形成在半导体衬底100之上。平坦化层145可以包括具有良好平坦化特性的液化绝缘层。例如，平坦化层145可以包括旋涂玻璃(SOG)或旋涂碳(SOC)。平坦化层145可以具有比第一间隔物140a的高度薄的厚度。可以使半导体衬底100上的平坦化层145凹陷，直到使第一间隔物140a的上表面暴露为止。参考图8，第二材料层150可以形成在平坦化层145、第一间隔物140a和第一内衬135上。第二材料层150可以包括相对于第一材料层140、平坦化层145和第一内衬135而具有刻蚀选择性的材料。例如，第二材料层150可以包括氧化硅层。参考图9，可以各向异性地刻蚀第二材料层150，直到可以使硬掩模层130和平坦化层145暴露为止以在第一间隔物140a上形成第二间隔物150a。参考图10，可以选择性地去除平坦化层145。包括液化绝缘层的平坦化层145可以相对于包括氮化硅的硬掩模层130、包括硅锗的第一间隔物140a、包括氧化硅的第二间隔物150a和包括氮化硅的第一内衬135而具有刻蚀选择性。特别地，平坦化层145的刻蚀速率可以比诸如第二间隔物140a的氧化硅的刻蚀速率快。因此，当刻蚀平坦化层145时，可以不刻蚀硬掩模层130、第一间隔物140a和第二间隔物150a，使得可以仅去除平坦化层145。通过去除平坦化层，可以使第一间隔物140a的侧壁暴露。第一间隔物140a的暴露的侧壁可以通过湿化学来选择性地去除。由于包括硅锗的第一间隔物140a可以相对于第一内衬135和第二间隔物150a而具有刻蚀选择性，因此可以仅去除第一间隔物140a以形成图11中的间隔S1。在示例性实施例中，可以经由第一间隔物140a的侧壁来供应刻蚀剂。该侧壁可以占据第一间隔物140a的表面的更大部分，使得第一间隔物140a的侧壁可以容易地与刻蚀剂形成接触。因此，与第一间隔物140a的上表面相比，可以容易地去除第一间隔物140a的侧壁。参考图12，第二内衬155可以形成在半导体衬底100的合成结构上。第二内衬155可以包括氮化硅层。第二内衬155可以形成在半导体衬底100的上表面上、第二间隔物150本文档来自技高网...

【技术保护点】
1.一种制造晶体管的方法，所述方法包括：在半导体衬底上形成栅极结构；形成包括第一材料的第一材料层以使栅极结构的上侧壁暴露；在栅极结构的上侧壁上形成包括第二材料的间隔物；使用间隔物作为刻蚀掩模来各向同性地刻蚀第一材料层以形成间隔；以及在包括栅极结构的半导体衬底之上形成绝缘夹层，其中，绝缘夹层不形成在间隔中，使得在间隔中形成空气间隔物。

【技术特征摘要】
2017.02.20 KR 10-2017-00223881.一种制造晶体管的方法，所述方法包括：在半导体衬底上形成栅极结构；形成包括第一材料的第一材料层以使栅极结构的上侧壁暴露；在栅极结构的上侧壁上形成包括第二材料的间隔物；使用间隔物作为刻蚀掩模来各向同性地刻蚀第一材料层以形成间隔；以及在包括栅极结构的半导体衬底之上形成绝缘夹层，其中，绝缘夹层不形成在间隔中，使得在间隔中形成空气间隔物。2.如权利要求1所述的方法，其中，形成第一材料层包括：在半导体衬底和栅极结构上形成第一材料层；以及各向异性地刻蚀第一材料层以形成具有比栅极结构的高度低的高度且包括第一材料的间隔物。3.如权利要求2所述的方法，还包括：在形成包括第一材料的间隔物与形成包括第二材料的间隔物之间，在包括第一材料的间隔物上形成平坦化层；以及在形成包括第二材料的间隔物之后，选择性地去除平坦化层以使包括第一材料的间隔物的侧壁暴露。4.如权利要求3所述的方法，其中，平坦化层包括液化绝缘层，所述液化绝缘层包括旋涂玻璃SOG或旋涂碳SOC。5.如权利要求1所述的方法，其中，形成第一材料层包括：在半导体衬底上形成第一材料层，以填补栅极结构之间的间隔；以及使第一材料层凹陷，以使栅极结构的上侧壁暴露。6.如权利要求5所述的方法，还包括：在形成包括第二材料的间隔物与形成间隔之间，使用包括第二材料的间隔物作为刻蚀掩模来各向异性地刻蚀第一材料层。7.如权利要求1所述的方法，其中，形成栅极结构包括：在半导体衬底上形成栅极绝缘层；在栅极绝缘层上形成栅极导电层；在栅极导电层上形成硬掩模层；以及图案化硬掩模层和栅极导电层。8.如权利要求1所述的方法，还包括：在形成栅极结构与形成第一材料层之间，在半导体衬底和栅极结构上形成第一内衬。9.如权利要求8所述的方法，其中，第一内衬包括氮化硅。10.如权利要求8所述的方法，其中，第一材料相对于第一内衬的材料和第二材料而具有刻蚀选择性...

【专利技术属性】
技术研发人员：吴东妍，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR