一种高电源抑制比低温漂带隙基准电压源制造技术

本发明专利技术公开了一种高电源抑制比低温漂带隙基准电压源，包括：偏置电路，运算放大器，启动电路，预调节电路，温度补偿电路和带隙基准核心电路。偏置电路，用于给运算放大器提供直流偏置电流；二级运算放大器的设计，用于钳制带隙基准源的电位降低温漂系数；启动电路的设计，用于使带隙基准源摆脱简并点状态；预调节电路的设计，用于使带隙基准源摆脱电源电压的直接供电，提高输出电源抑制比；温度补偿电路的设计，用于降低整体电路的温度漂移系数；带隙基准核心电路采用电流模电压基准结构，用于降低带隙基准源的输出电压。本发明专利技术的带隙电压基准源引入预调节电路结构，并进行高阶温度补偿，与传统带隙基准源相比有着更高的电源抑制比和更低的温漂系数，可适应高精度的工作要求。

【技术实现步骤摘要】
一种高电源抑制比低温漂带隙基准电压源
本专利技术涉及模拟集成电路设计领域，尤其涉及高电源抑制比低温漂带隙基准电压源。
技术介绍
近些年，随着集成电路产业的飞速发展，基准源作为模拟芯片中不可或缺的组成电路，它的性能好坏越来越受到人们的重视，带隙基准源被广泛的应用在寄存器、线性稳压源、数模转换电路中。带隙基准源的主要功能是为其他模块的电路提供一个稳定的基准电压，使它们得到可以预测并可以重复的结果，基准电压源性能会对整个电路的功耗、速度、稳定性等起决定性作用。为了使电路可以在不同的外界环境下正常的工作，并且如今集成电路的特征尺寸逐渐缩小，我们对带隙基准源提出了输出稳定、抗干扰能力强、温度漂移系数低、输出电压低等要求。在传统带隙基准电压源中，我们采用双极型晶体管来实现：双极晶体管的基射极电压，具有负温度系数；当两个双极晶体管工作在不相等的电流密度时，它们的基射极电压的差值与绝对温度成正比，VBE的差值表现出正温度系数，我们将这两个电压以合适的权重相加，得到一个与温度无关的电压，这个电压就是基准电压。但是，在带隙基准电压源中由于运放、电源、电阻等的噪声影响，这会限制带隙基准电压源在一些高精度场所的应用，为解决这个问题，我们采取了提高带隙基准源电源抑制比的方法。在带隙基准电路中，电源抑制比越高，电路对噪声的抑制效果会更好。同时，在传统的带隙基准源中，通常都是采用运算放大器对VBE温度系数的低阶项进行补偿，但这样达到的温漂系数最低只能达到20ppm/℃，不能够满足高精度场所对于基准电压源的温度稳定性要求。
技术实现思路
本专利技术针对
技术介绍
中所提出的问题，提供了一种高电源抑制比、低温漂系数、低输出电压的基准电压源。该带隙基准电压源采用预调节电路给带隙基准源直接供电，提高了带隙基准源的电源抑制比；对VBE温度系数的高阶项进行补偿，降低了基准电压源的温漂系数；采用电流模带隙基准源，通过电阻分压获得了低输出电压，这使得带隙基准源可以在许多高精度的场所工作。技术方案：为了解决所提出的问题，达到想要获得的效果，本专利技术提出了一种高电源抑制比低温漂带隙基准电压源，包括：直流电压源Vdd，预调节电路(1)，偏置电路(2)，运算放大器(3)，启动电路(4)，温度补偿电路(5)，带隙基准核心电路(6)。直流电压源为整个带隙基准源提供了电源电压；预调节电路(1)与电源电压连接，为电路其余模块提供电压，这样使得整个电路脱离电源电压的直接供电；偏置电路(2)接收预调节电路给的电压信号，并给运算放大器提供一个自适应的偏置电压，使得运算放大器脱离简并点工作；运算放大器(3)接收偏置电路提供的偏置电压与预调节电路提供的电压，然后对带隙基准电路进行钳位，并且通过对VBE温度系数的低阶项进行补偿，降低带隙基准的温漂系数；启动电路(4)以预调节电路提供的电压为起始电压，同时连接运算放大器的输出端与带隙基准电路的正向输入端，并通过利用电容来保护电路，防止上电时所出现的电流尖峰。所述的预调节电路(1)包括：MOS型场效应晶体管M1、M2、M3、M4、M5、M6、M7、M8和电容C1；其中所述的晶体管M1、M2、M5、M8为PMOS型场效应晶体管；所述的晶体管M3、M4、M6、M7为NMOS场效应晶体管；所述PMOS型场效应晶体管M1和M2的源极相连并且与电源电压(VDD)相连；所述PMOS型场效应晶体管M1的栅极与漏极相连；所述PMOS型场效应晶体管M1与M2的栅极相连；所述PMOS型场效应晶体管M1与NMOS型场效应晶体管M3、PMOS型场效应晶体管M2与NMOS型场效应晶体管M4的的漏极相连；所述PMOS型场效应晶体管M2的漏极与NMOS型场效应晶体管M5的源极、PMOS型场效应晶体管M8的源极相连；所述NMOS型场效应晶体管M4的栅极与电容C1的一端、PMOS型场效应晶体管M5的漏极相连；所述PMOS型场效应晶体管M5与NMOS型场效应晶体管M6、NMOS型场效应晶体管M7与PMOS型场效应晶体管M8的漏极相连；所述PMOS型场效应晶体管M5与PMOS型场效应晶体管M8、NMOS型场效应晶体管M6与NMOS型场效应晶体管M7的栅极相连；所述NMOS型场效应晶体管M7的栅极与漏极相连；所述NMOS型场效应晶体管M3、NMOS型场效应晶体管M6、NMOS型场效应晶体管M7与电容C1的一端与地(GND)相连。所述的偏置电路(2)包括：MOS型场效应晶体管M9和M10；其中M9为PMOS型场效应晶体管，M10为NMOS型场效应晶体管；所述PMOS型场效应晶体管M9的栅极与NMOS型场效应晶体管M8的栅极相连，PMOS型场效应晶体管M9的源极与PMOS型场效应晶体管M2的漏极相连；所述PMOS型场效应晶体管M9的栅极与漏极相连；所述PMOS型场效应晶体管M9与NMOS型场效应晶体管M10的漏极相连；所述NMOS型场效应晶体管M10栅极与漏极相连；所述NMOS型场效应晶体管M10源极与地(GND)相连。所述的运算放大器(3)包括：MOS型场效应晶体管M11、M12、M13、M14、M15、M16、M17与电阻R1和电容C2；其中所述场效应晶体管M14、M15、M16为PMOS型场效应晶体管管，所述场效应晶体管M11、M12、M13、M17为NMOS型场效应晶体管；所述NMOS型场效应晶体管M11的栅极与NMOS型场效应晶体管M10、NMOS型场效应晶体管M17的栅极相连；所述NMOS型场效应晶体管M11、NMOS型场效应晶体管M17的源极与地(GND)相连；所述NMOS型场效应晶体管M12、NMOS型场效应晶体管M13源极与NMOS型场效应晶体管M11漏极相连；所述NMOS型场效应晶体管M12漏极与PMOS型场效应晶体管M14漏极相连；所述NMOS型场效应晶体管M13与PMOS型场效应晶体管M15漏极相连；所述NMOS型场效应晶体管M12栅极与PMOS型场效应晶体管M21漏极相连；所述PMOS型场效应晶体管M13栅极与PMOS型场效应晶体管M22漏极相连；所述NMOS型场效应晶体管M13栅极与PMOS型场效应晶体管M15漏极相连；所述PMOS型场效应晶体管M16漏极与NMOS型场效应晶体管M17漏极相连；所述PMOS型场效应晶体管M14的栅极与漏极相连；所述PMOS型场效应晶体管M14、PMOS型场效应晶体管M15、PMOS型场效应晶体管M16源极与PMOS型场效应晶体管M2漏极相连；所述PMOS型场效应晶体管M14栅极与PMOS型场效应晶体管M15栅极相连；所述PMOS型场效应晶体管M15漏极与PMOS型场效应晶体管M16栅极相连；所述PMOS型场效应晶体管M15漏极与电阻R1的一端相连，电阻R1的另一端与电容C2的一端相连，电容C2的另一端与PMOS型场效应晶体管M16漏极相连；所述PMOS型场效应晶体管M16漏极与PMOS型场效应晶体管M21、PMOS型场效应晶体管M22栅极相连。所述的启动电路(4)包括：场效应晶体管M18、场效应晶体管M19、场效应晶体管M20和电容C3；其中M18为PMOS型场效应晶体管，M19和M20为NMOS型场效应晶体管；所述PMOS型场效应晶体管M18的源极与PMOS型场效应晶体管M2的漏极、电容C3的一端与PMOS型场效本文档来自技高网...

【技术保护点】
1.一种高电源抑制比低温漂带隙基准电压源，其特征在于，包括：预调节电路(1)，为电路提供一个预调节电压，使带隙基准脱离电源电压直接供电；偏置电路(2)，为运算放大器提供一个自适应偏置电压，使运算放大器脱离简并点工作；运算放大器(3)，对带隙基准电路进行钳位，并进行一阶温度补偿；启动电路(4)，在电源电压上电时，产生电流，注入带隙基准电路，使整个系统摆脱简并点工作；温度补偿电路(5)，通过对三极管基射极电压Vbe进行线性补偿，从而降低了带隙基准的温漂系数；带隙基准核心电路(6)，采用电流模带隙基准，通过对正负温度系数电流求和，产生带隙基准电压。

【技术特征摘要】
1.一种高电源抑制比低温漂带隙基准电压源，其特征在于，包括：预调节电路(1)，为电路提供一个预调节电压，使带隙基准脱离电源电压直接供电；偏置电路(2)，为运算放大器提供一个自适应偏置电压，使运算放大器脱离简并点工作；运算放大器(3)，对带隙基准电路进行钳位，并进行一阶温度补偿；启动电路(4)，在电源电压上电时，产生电流，注入带隙基准电路，使整个系统摆脱简并点工作；温度补偿电路(5)，通过对三极管基射极电压Vbe进行线性补偿，从而降低了带隙基准的温漂系数；带隙基准核心电路(6)，采用电流模带隙基准，通过对正负温度系数电流求和，产生带隙基准电压。2.根据权利要求1所述的一种高电源抑制比低温漂带隙基准电压源，其特征在于，所述的预调节电路(1)包括：MOS管M1、M2、M3、M4、M5、M6、M7、M8和电容C1，其中M1、M2、M5、M8为PMOS管，M3、M4、M6、M7为NMOS管；所述晶体管M1、M2的源极相连并与电源(VDD)相连；所述晶体管M1的栅极与漏极相连；所述晶体管M1、M2的栅极相连；所述晶体管M1与M3、M2与M4的的漏极相连；所述晶体管M2的漏极与M5的源极、M8的源极相连；所述晶体管M4的栅极与电容C1的一端、晶体管M5的漏极相连；所述晶体管M5与M6、M7与M8的漏极相连；所述晶体管M5与M8、M6与M7的栅极相连；所述晶体管M7的栅极与漏极相连；所述晶体管M3、M6、M7与电容C1的一端与地(GND)相连。3.根据权利要求1所述的一种高电源抑制比低温漂带隙基准电压源，其特征在于，所述的偏置电路(2)包括：MOS管M9和M10；其中M9为PMOS管，M10为NMOS管；所述晶体管M9的栅极与晶体管M8的栅极相连，晶体管M9的源极与晶体管M2的漏极相连；所述晶体管M9的栅极与漏极相连；所述晶体管M9、M10的漏极相连；所述晶体管M10栅极与漏极相连；所述晶体管M10源极与地(GND)相连。4.根据权利要求1所述的一种高电源抑制比低温漂带隙基准电压源，其特征在于，所述的运算放大器(3)包括：MOS管M11、M12、M13、M14、M15、M16、M17、电阻R1和电容C2；其中M14、M15、M16为PMOS管，M11、M12、M13、M17为NMOS管；所述晶体管M11的栅极与M10、M17栅极相连；所述晶体管M11、M17源极与地(GND)相连；所述晶体管M12、M13源极与M11漏极相连；所述晶体管M12漏极与晶体管M14漏极相连；所述晶体管M13与晶体管M15漏极相连；所述晶体管M12栅极与晶体管M21漏极相连；所述晶体管M13栅极与晶体管M22漏极相连；所述晶体管M13栅极与晶体管M15漏极相连；所述晶体管M16漏极与晶体管M1...

【专利技术属性】
技术研发人员：宋明歆，樊旭尧，杨美中，
申请(专利权)人：哈尔滨理工大学，
类型：发明
国别省市：黑龙江,23