基于氧化自停止技术的p型栅增强型晶体管及其制备方法技术

本发明专利技术公开了一种基于氧化自停止技术的p型栅增强型晶体管及其制备方法。所述的制备方法包括：提供包含第一半导体和第二半导体的异质结，异质结中形成有二维电子气；在异质结上依次生长形成第三半导体、第四半导体；在第四半导体上设置掩模，并使从掩模中暴露出的第四半导体氧化形成氧化物，通过第四半导体在相同条件下的氧化速率远大于第三半导体的优势，使氧化反应在到达第三半导体时自停止；以及，制作源极、漏极和栅极，使栅极与保留于栅下区域内的第四半导体连接，保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。本发明专利技术避免了二次外延产生的界面态，通过氧化物的形成实现准原位钝化，抑制了电流崩塌，提升了器件性能。

P gate enhancement transistor based on oxidation self stop technology and its preparation method

The invention discloses a p gate enhancement transistor based on the oxidation self stop technology and a preparation method thereof. The preparation method includes providing a heterojunction comprising a first semiconductor and a second semiconductor, forming a two-dimensional electron gas in the heterojunction, growing successively on the heterojunction to form a third semiconductor and a fourth semiconductor, setting a mask on the fourth semiconductor, and oxidizing the fourth semiconductor exposed from the mask to form an oxidation. Things, by virtue of the superiority of the fourth semiconductor over the third in oxidation rate at the same conditions, stop the oxidation reaction when reaching the third semiconductor; and by fabricating the source, drain and gate, the gate is connected to the fourth semiconductor retained in the sub-grid region, and the fourth semiconductor retained in the sub-grid region. It is used to deplete two-dimensional electron gas distributed in the lower gate area. The invention avoids the interface state produced by secondary epitaxy, realizes quasi-in-situ passivation through the formation of oxide, suppresses current collapse, and improves the device performance.

【技术实现步骤摘要】
基于氧化自停止技术的p型栅增强型晶体管及其制备方法
本专利技术涉及一种增强型晶体管，特别涉及一种基于氧化自停止技术的p型栅增强型晶体管及其制备方法，属于半导体

技术介绍
当今时代随着经济的飞速发展，人们环境保护资源节约的意识越来越浓厚，要求在能源转换过程中的损耗越来越低、效率越来越高，而为了实现这一低损耗高效率的要求，需要电力电子技术来控制能源转换，利用电力电子系统中功率变换的核心器件——功率器件，来有效地对能源进行变换与控制，从而减少转换过程中能源消耗，实现高效率的转换过程。电力电子器件是电力电子系统的核心元件。随着电力电子技术的快速发展，传统的硅材料以及第二代半导体材料局限性日益凸显，基于这些材料的电力电子器件已经无法满足电力系统在高频化、低损耗和大功率容量等方面的迫切需求。以GaN和SiC为代表的第三代宽禁带半导体材料因具有大的禁带宽度、高的临界击穿电场和极强的抗辐射能力等特点，在电力电子器件方面显示出卓越的优势。宽禁带半导体材料GaN具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定等特点。与SiC材料不同，GaN除了可以利用GaN体材料制作器件以外，本文档来自技高网...

【技术保护点】
1.一种基于氧化自停止技术的p型栅增强型晶体管的制备方法，其特征在于包括：提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；在所述异质结上依次生长形成第三半导体、第四半导体；在所述第四半导体上设置掩模，并使从掩模中暴露的第四半导体氧化形成氧化物，且使氧化反应在到达第三半导体时自停止；以及制作源极、漏极和栅极，使所述栅极与保留于栅下区域内的第四半导体连接，所述源极与漏极能够通过所述二维电子气连接，其中所述保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。

【技术特征摘要】
1.一种基于氧化自停止技术的p型栅增强型晶体管的制备方法，其特征在于包括：提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；在所述异质结上依次生长形成第三半导体、第四半导体；在所述第四半导体上设置掩模，并使从掩模中暴露的第四半导体氧化形成氧化物，且使氧化反应在到达第三半导体时自停止；以及制作源极、漏极和栅极，使所述栅极与保留于栅下区域内的第四半导体连接，所述源极与漏极能够通过所述二维电子气连接，其中所述保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。2.根据权利要求1所述的制备方法，其特征在于：在相同条件下，所述第四半导体的氧化速率大于第三半导体的氧化速率。3.根据权利要求1所述的制备方法，其特征在于：所述第一半导体、第二半导体、第三半导体、第四半导体均选自III族化合物；优选的，所述第四半导体的材质为含铝的III族化合物；优选的，所述第四半导体的材质包括掺Al或In的p-AlGaN、p-InGaN或p-AlInGaN；和/或，所述第三半导体的材质包括GaN；和/或，所述第二半导体的材质包括AlGaN；和/或，所述第一半导体的材质包括GaN；和/或，所述氧化物包括氧化镓。4.根据权利要求1所述的制备方法，其特征在于：使从掩模中暴露的第四半导体氧化的方式包括干法热氧化、湿法热氧化、氧等离子体氧化、含氧气氛下退火氧化中的任意一种。5.根据权利要求1所述的制备方法，其特征在于：所述第四半导体被掩模覆盖的区域包括第四半导体中与栅极、源极、漏极相应的区域或栅极相应区域。6.根据权利要求1所述的制备方法，其特征在于还包括：采用干法刻蚀和/或湿法刻蚀方式刻蚀除去源极、漏极区域下的第四半导体或氧化物，之后进行源极、漏极的制作。7.一种基于氧化自停止技术的p型栅增强型晶体管，其特征在于包括：异质结，其包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于所述第一半导体的带隙，且所述异质结中形成有二维电子气；依次形成于所述第二半导体上的第三...

【专利技术属性】
技术研发人员：孙驰，何涛，于国浩，张宝顺，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：江苏,32