集成电路制造技术

可以提供一种包括半导体器件的集成电路。半导体器件可以被配置为比较根据半导体器件的内部延迟时间产生的选通信号的相位，并且被配置为根据选通信号的相位的比较结果来控制内部命令被输入至半导体器件的内部电路的时间点。

Integrated circuit

An integrated circuit including semiconductor devices can be provided. The semiconductor device can be configured to compare the phase of the gated signal generated according to the internal delay time of the semiconductor device, and is configured to control the time point of the internal command input into the internal circuit of the semiconductor device according to the comparison result of the phase of the gated signal.

【技术实现步骤摘要】
集成电路相关申请的交叉引用本申请要求2017年1月31日提交的申请号为10-2017-0014105的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例总体而言可以涉及控制内部命令输入至构成每个集成电路的半导体器件的内部电路的时间点的集成电路。
技术介绍
近来，随着封装技术的发展，已经提出了由层叠在单个封装体中的多个半导体器件组成的集成电路。由多个半导体器件组成的集成电路可以制造成包括电极和穿通硅通孔(TSV)。各种内部信号和电源电压可以经由多个半导体器件的电极和穿通硅通孔(TSV)传输。包括在集成电路中的多个半导体器件可以被设计为具有不同的功能并且可以被封装在单个封装体中。因此，可能需要补偿封装在单个封装体中的半导体器件的信号之间的偏差。
技术实现思路
根据一个实施例，可以提供一种集成电路。该集成电路可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为将从命令产生的内部命令输出至第一输入穿通电极。第一半导体器件可以被配置为将从内部命令产生的高阶选通信号输出至第一输出穿通电极。第一半导体器件可以被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点。第二半导体器件可以被配置为从第一输入穿通电极接收内部命令。第二半导体器件可以被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极。第二半导体器件可以被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。根据一个实施例，可以提供一种集成电路。该集成电路可以包括第一半导体器件和第二半导体器件。第一半导体器件可以被配置为从第一输入穿通电极接收内部命令。第一半导体器件可以被配置为从内部命令产生高阶选通信号以将高阶选通信号输出至第一输出穿通电极。第一半导体器件可以被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点。第二半导体器件可以被配置为从第一输入穿通电极接收内部命令。第二半导体器件可以被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极。第二半导体器件可以被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。根据一个实施例，可以提供一种集成电路。该集成电路可以包括层叠在单个封装体中的半导体器件，每个半导体器件包括通过穿通电极彼此耦接的内部电路，且可以被配置为补偿输入至半导体器件的内部电路的信号之间的时间偏斜差。半导体器件可以被配置为比较根据半导体器件的内部延迟时间而产生的选通信号的相位，并且可以被配置为根据选通信号的相位的比较结果来控制内部命令被输入至半导体器件的内部电路的时间点。附图说明图1是示出根据本公开的一个实施例的集成电路的配置的框图。图2是示出包括在图1的集成电路中的控制电路的配置的框图。图3是示出包括在图1的集成电路中的第一内部电路的配置的框图。图4是示出包括在图3的第一内部电路中的延迟电路的配置的框图。图5是示出包括在图1的集成电路中的第一校准电路的配置的框图。图6是示出包括在图1的集成电路中的第一检测电路的配置的框图。图7是示出在本公开的实施例中相对于第一检测电路和第二检测电路的操作的校准操作的时序图。图8是示出根据本公开的实施例的集成电路的操作的时序图。图9是示出采用图1至图8所示的集成电路的电子系统的配置的框图。具体实施方式下面将参照附图来描述本公开的各种实施例。然而，本文中描述的实施例仅用于说明的目的，并非旨在限制本公开的范围。各种实施例可以针对控制内部命令被输入至每个集成电路的内部电路的时间点的集成电路。参见图1，根据一个实施例的集成电路可以包括：第一半导体器件100、第二半导体器件200和第三半导体器件300。第一半导体器件100、第二半导体器件200和第三半导体器件300可以物理地层叠并通过穿通硅通孔(TSV)彼此电连接。第一半导体器件100可以包括：控制电路110、第一传输电路120、第一接收电路130、第一内部电路140、第一校准电路150、第二传输电路160、第二接收电路170和第一检测电路180。控制电路110可以响应于命令CMD、地址ADD、时钟信号CLK和启动信号BTEN，而产生内部命令RD、输入地址IAD、校准使能信号C_EN和校准周期信号C_ROD。控制电路110可以在正常操作期间解码命令CMD以产生内部命令RD。控制电路110可以在正常操作期间解码地址ADD以产生输入地址IAD。控制电路110可以产生在启动操作之后被使能的校准使能信号C_EN。控制电路110可以产生如果校准使能信号C_EN被使能则被使能的内部命令RD。控制电路110可以产生如果校准使能信号C_EN被使能则被周期性地创建的内部命令RD。控制电路110可以产生如果校准使能信号C_EN被使能则被周期性地切换的校准周期信号C_ROD。校准使能信号C_EN可以被设定为被使能以进入用于控制内部命令RD的输入时间点的校准操作的信号。启动操作可以对应于在初始化操作期间从熔丝电路输出用于控制半导体器件的操作的信息的操作。第一传输电路120可以经由第一输入穿通电极IN_T1来输出内部命令RD。第一传输电路120可以经由第二输入穿通电极IN_T2来输出输入地址IAD。第一传输电路120可以经由第三输入穿通电极IN_T3来输出校准使能信号C_EN。第一传输电路120可以经由第四输入穿通电极IN_T4来输出校准周期信号C_ROD。第一传输电路120可以利用通用传输器来实现。第一输入穿通电极至第四输入穿通电极IN_T1、IN_T2、IN_T3和IN_T4可以利用穿通硅通孔(TSV)来实现。第一接收电路130可以从第一输入穿通电极IN_T1接收内部命令RD，以产生第一内部读取信号IRD1。第一接收电路130可以从第二输入穿通电极IN_T2接收输入地址IAD，以产生第一内部地址IAD1。第一接收电路130可以从第三输入穿通电极IN_T3接收校准使能信号C_EN，以产生第一内部使能信号C_EN1。第一接收电路130可以从第四输入穿通电极IN_T4接收校准周期信号C_ROD，以产生第一内部周期信号C_ROD1。第一接收电路130可以利用通用接收器来实现。第一内部电路140可以响应于第一检测信号DET1而从第一内部读取信号IRD1产生高阶(high-order)选通信号STU。第一内部电路140可以在校准操作期间将第一内部读取信号IRD1延迟响应于高阶编码信号CDU<1:N>而确定的延迟时间，以产生高阶选通信号STU。第一内部电路140可以在正常操作期间根据第一内部地址IAD1和被延迟响应于高阶编码信号CDU<1:N>而确定的延迟时间的第一内部读取信号IRD1来接收或输出数据(图3的DQ)。第一校准电路150可以响应于第一内部周期信号C_ROD1和第一检测信号DET1而产生被计数的高阶编码信号CDU<1:N>。第一校准电路150可以响应于第一内部使能信号C_EN1，而根据芯片识别信息CID来产生高阶传输控制信号TCU&lt本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：第一半导体器件，被配置为将从命令产生的内部命令输出至第一输入穿通电极，被配置为将从内部命令产生的高阶选通信号输出至第一输出穿通电极，以及被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点；以及第二半导体器件，被配置为从第一输入穿通电极接收内部命令，被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极，以及被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。

【技术特征摘要】
2017.01.31 KR 10-2017-00141051.一种集成电路，其包括：第一半导体器件，被配置为将从命令产生的内部命令输出至第一输入穿通电极，被配置为将从内部命令产生的高阶选通信号输出至第一输出穿通电极，以及被配置为检测从第二输出穿通电极接收的低阶选通信号与高阶选通信号之间的相位差，以控制内部命令的输入时间点；以及第二半导体器件，被配置为从第一输入穿通电极接收内部命令，被配置为从内部命令产生低阶选通信号以将低阶选通信号输出至第二输出穿通电极，以及被配置为检测从第一输出穿通电极接收的高阶选通信号与低阶选通信号之间的相位差，以控制内部命令的输入时间点。2.根据权利要求1所述的集成电路，其中，第一半导体器件和第二半导体器件被配置为如果高阶选通信号和低阶选通信号之间的相位差在预定时间段的范围内，则将内部命令延迟预定延迟时间。3.根据权利要求1所述的集成电路，其中，第一半导体器件包括：控制电路，被配置为产生在启动操作之后被使能的校准使能信号，被配置为产生如果校准使能信号被使能则被使能的内部命令，以及被配置为产生如果校准使能信号被使能则被切换的校准周期信号；第一传输电路，被配置为将内部命令输出至第一输入穿通电极，被配置为将校准使能信号输出至第二输入穿通电极，以及被配置为将校准周期信号输出至第三输入穿通电极；第一接收电路，被配置为接收内部命令以产生第一内部读取信号，被配置为接收校准使能信号以产生第一内部使能信号，以及被配置为接收校准周期信号以产生第一内部周期信号；第一内部电路，被配置为将第一内部读取信号延迟基于高阶编码信号确定的延迟时间，以产生高阶选通信号；第一校准电路，被配置为基于第一内部使能信号、第一内部周期信号和第一检测信号，来产生高阶传输控制信号和被计数的高阶编码信号；第二传输电路，被配置为基于高阶传输控制信号来将高阶选通信号输出至第一输出穿通电极；第二接收电路，被配置为接收高阶选通信号以产生第一高阶传输选通信号，并且被配置为接收低阶选通信号以产生第二高阶传输选通信号；以及第一检测电路，被配置为将第一高阶传输选通信号的相位与第二高阶传输选通信号的相位进行比较，以产生第一检测信号。4.根据权利要求3所述的集成电路，其中，控制电路包括：命令解码器，被配置为产生基于命令和校准使能信号而被使能的内部命令；以及校准控制电路，被配置为产生基于启动信号和时钟信号而被使能的校准使能信号，并且被配置为产生基于启动信号和时钟信号而被切换的校准周期信号。5.根据权利要求3所述的集成电路，其中，控制电路包括：地址解码器，被配置为对地址进行解码，以产生包括用于选择第一内部电路中的存储体的位置信息的输入地址。6.根据权利要求3所述的集成电路，其中，第一内部电路包括：第一延迟电路，被配置为将第一内部读取信号延迟根据高阶编码信号的逻辑电平组合而确定的延迟时间，以产生第一输出使能信号；以及第一存储电路，被配置为产生基于第一输出使能信号而被使能的高阶选通信号。7.根据权利要求6所述的集成电路，其中，第一延迟电路被配置为基于第一检测信号而从第一内部地址产生第一存储体地址，并且被配置为将第一内部地址延迟根据高阶编码信号的逻辑电平组合而确定的延迟时间，以产生第一存储体地址，以及其中，第一存储电路被配置为根据第一存储体地址来选择包括在第一存储电路中的存储体。8.根据权利要求6所述的集成电路，其中，第一延迟电路包括：第一内部延迟电路，被配置为将第一内部读取信号延迟根据高阶编码信号确定的延迟时间，以产生第一延迟信号；以及第一选择/传输电路，被配置为基于第一检测信号来输出第一内部读取信号和第一延迟信号中的任意一个作为第一输出使能信号。9.根据权利要求8所述的集成电路，其中，第一延迟电路包括：输入控制信号发生电路，被配置为产生在第一内部读取信号被输入至输入控制信号发生电路的时间点处被使能的第一输入控制信号；输出控制信号发生电路，被配置为产生在第一延迟信号被输入至输出控制信号发生电路的时间点处被使能的第一输出控制信号；锁存电路，被配置为基于第一输出控制信号来锁存第一内部地址以输出锁存的第一内部地址作为第一锁存地址；以及第二选择/传输电路，被配置为基于第一检测信号来输出第一内部地址和第一锁存地址中的任意一个作为第一存储体地址。10.根据权利要求3所述的集成电路，其中，第一校准电路包括：第一传输控制电路，被配置为基于第一内部使能信号和芯片识别信息来产生高阶传输控制信号；以及第一编码发生电路，被配置为基于第一内部周期信号和第一检测信号来产生被计数的高阶编码信号。11.根据权利要求3所述的集成电路，其中，第一检测电路包括：第三选择/传输电路，被配置为基于芯片识别信息来输出第一高阶传输选通信号和第二高阶传输选通信号中的任意一个作为第一选择信号；第一单元延迟电路，被配置为将第一选择信号延迟以产生第一延迟选择信号；第一逻辑电路，被配置为合成第一高阶传输选通信号和第二高阶传输选通信号以产生第一合成信号；以及第一检测信号发生电路，被配置为基于第一合成信号来输出第一延迟选择信号作为第一检测信号。12.根据权利要求1所述的集成电路，其中，第二半导体器件包括：第三接收电路，被配置为接收内部命令以产生第二内部读取信号，被配置为接收校准使能信号以产生第二内部使能信号，以及被配置为接收校准周期信号以产生第二内部周期信号；第二内部电路，被配置为将第二内部读取信号延迟基于低阶编码信号确定的延迟时间，以产生低阶选通信号；第二校准电路，被配置为基于第二内部使能信号、第二内部周期信号和第二检测信号来产生低阶传输控制信号和被计数的低阶编码信号；第三传输电路，被配置为基于低阶传输控制信号来将低阶选通信号输出至第二输出穿通电极；第四接收电路，被配置为接收高阶选通信号以产生第一低阶传输选通信号，并且被配置为接收低阶选通信号以产生第二低阶传输选通信号；以及第二检测电路，被配置为将第一低阶传输选通信号的相位与第二低阶传输选通信号的相位进行比较，以产生第二检测信号。13.根据权利要求12所述的集成电路，其中，第二内部电路包括：第二延迟电路，被配置为将第二内部读取信号延迟根据低阶编码信号的逻辑电平组合而确定的延迟时间，以产生第二输出使能信号；以及第二存储电路，被配置为产生基于第二输出使能信号而被使能的低阶选通信号。14.根据权利要求13所述的集成电路，其中，第二延迟电路包括：第二内部延迟电路，被配置为将第二内部读取信号延迟根据低阶编码信号确定的延迟时间，以产生第二延迟信号；以及第四选择/传输电路，被配置为基于第二检测信号来输出第二内部读取信号和第二延迟信号中的任意一个作为第二输出使能信号。15.根据权利要求12所述的集成电路，其中，第二校准电路包括：第二传输控制电路，被配置为基于第二内部使能信号和芯片识别信息来产生低阶传输控制信号；以及第二编码发生电路，被配置为基于第二内部周期信号和第二检测信号来产生被计数的低阶编码信号。16.根据权利要求12所述的集成电路，其中，第二检测电路包括：第五选择/传输电路，被配置为基于芯片识别信息来输出第一低阶传输选通信号和第二低阶传输选通信号中的任意一个作为第二选择信号；第二单元延迟电路，被配置为将第二选择信号延迟以产生第二延迟选择信号；第二逻辑电路，被配置为合成第一低阶传输选通信号和第二低阶传输选通信号以产生第二合成信号；以及第二检测信号发生电路，被配置为基于第二合成信号来输出第二延迟选择信号作为第二检测信号。17.一种集成电路，包括：第一半导体器件，被配置为从第一输入穿通电极接收内部命令，被配置为从内部命令产生高阶...

【专利技术属性】
技术研发人员：金昌铉，具岐峰，宋清基，尹炳国，李约瑟，李宰承，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR