检测电源噪声的非易失性存储设备及其操作方法技术

一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑还被配置为基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，并基于电压源中的所述一个电压源、以及第一参考电压和第二参考电压中的每个，检测第二电源噪声。所述控制逻辑被配置为基于是否检测到第一和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。

【技术实现步骤摘要】
检测电源噪声的非易失性存储设备及其操作方法对相关申请的交叉引用本申请要求于2016年10月28日向韩国知识产权局提交的韩国专利申请No.10-2016-0142038的优先权的权益，其全部内容通过引用并入本文。
本文公开的专利技术构思的示例实施例涉及半导体存储设备，并且更具体地涉及检测电源噪声的非易失性存储设备及其操作方法。
技术介绍
半导体存储设备分为易失性半导体存储设备和非易失性半导体存储设备。易失性半导体存储设备的读取和写入速度快，但是当不向其供电时，丢失存储在其中的数据。相反，即使不向其供电，非易失性半导体存储设备也保持其中存储的数据。为此，非易失性半导体存储设备用于存储不管是否向其供电都必须保持的信息。非易失性半导体存储设备包括掩膜式只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。在非易失性半导体存储设备中，可能由于各种因素而产生错误。非易失性半导体存储设备可以通过从映射表去除其中产生错误的存储块来确保可靠性。然而，在大多数情况下，与由于物理缺陷导致的错误不同，由于电源噪声导致的错误可能是瞬时的。
技术实现思路
本专利技术构思的一些示例实施例提供了一种非易失性存储设备及其操作方法，检测电源噪声并使用检测结果来管理存储块。本专利技术构思的一些示例实施例提供了一种非易失性存储设备，包括：存储单元阵列，存储数据；以及控制逻辑，控制对数据的读取操作、编程操作或擦除操作。所述控制逻辑通过将要提供给存储单元阵列的电压源中的一个与第一参考电压比较来检测第一电源噪声，并通过将要提供所述电压源中的一个与第一参考电压和第二参考电压中的每一个比较来检测第二电源噪声。所述控制逻辑基于是否检测到所述第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作、编程操作或擦除操作的操作时段中的至少一些。本专利技术构思的一些示例实施例提供了一种存储系统，包括非易失性存储设备，所述非易失性存储设备包括存储单元阵列和控制逻辑。所述存储单元阵列被配置为存储数据。所述控制逻辑被配置为控制对数据的读取操作、编程操作或擦除操作，基于要提供给存储单元阵列的电压源中的一个以及第一参考电压和第二参考电压来检测第一电源噪声和第二电源噪声，并基于是否检测到所述第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。本专利技术构思的一些示例实施例提供了一种非易失性存储设备的操作方法，包括：执行操作的第一时段；检测提供给存储单元阵列的电压源中的一个超过第一参考电压的第一电源噪声，以及检测所述电压源中的一个在所述第一参考电压和第二参考电压之间的第二电源噪声；在响应于检测到所述第二电源噪声调整所述操作的第一时段的操作条件之后，再次执行所述操作的第一时段；响应于未检测到第一电源噪声和第二电源噪声执行操作的第二时段；在操作的第二时段期间检测第一电源噪声或第二电源噪声；在响应于检测到第二电源噪声调整操作的第二时段的操作条件之后，再次执行操作的第二时段；并且响应于在操作的第一时段或第二时段期间检测到第一电源噪声，执行操作的恢复时段。本专利技术构思的一些示例实施例提供了一种存储系统，包括存储设备和存储器控制器。所述存储设备被配置为基于电压源和第一参考电压检测第一电源噪声，并且基于所述电压源和第二参考电压检测第二电源噪声。所述存储器控制器被配置为执行操作的第一阶段，并且响应于在存储器控制器执行操作的第一阶段的同时、存储设备检测到第二电源噪声，再次执行操作的第一阶段。存储设备还被配置为响应于在存储器控制器执行操作的第一阶段的同时、存储设备检测第一电源噪声，执行操作的恢复阶段。附图说明上述和其它目的和特征将从以下参照附图进行的描述中变得明显，其中，除非另有说明，否则相同的附图标记在各个附图中表示相同的部件，并且附图中：图1是示出根据本专利技术构思的示例实施例的非易失性存储设备的框图；图2是示出根据本专利技术构思的示例实施例的测量电源噪声的方法的图；图3是示出图1的电源噪声检测单元和寄存器单元的框图；图4是示出根据本专利技术构思的示例实施例的检测各个电源的电源噪声的多个电源噪声检测单元的框图；图5是示出根据本专利技术构思的示例实施例的用于指示是否产生电源噪声的或逻辑的框图；图6是示出根据本专利技术构思的示例实施例的使用电源噪声检测的非易失性存储设备的操作方法的流程图；图7是示出根据本专利技术构思的示例实施例的非易失性存储设备的读取或验证方法的流程图；图8是示出根据本专利技术构思的示例实施例的非易失性存储设备的编程方法的流程图；图9是示出根据本专利技术构思的示例实施例的非易失性存储设备的擦除方法的流程图；图10是示出根据本专利技术构思的示例实施例的存储系统的框图；图11是示出根据本专利技术构思的示例实施例的编程操作中的存储系统的坏块处理方法的流程图；图12是示出根据本专利技术构思的示例实施例的擦除操作中的存储系统的坏块处理方法的流程图；图13是示出根据本专利技术构思的示例实施例的读取操作中的存储系统的坏块处理方法的流程图；以及图14至图16是示出根据本专利技术构思的示例实施例的排列电源噪声检测单元的方法的图。具体实施方式下面，可以详细和清楚地描述本专利技术构思的一些示例实施例，使得本领域普通技术人员可以实现本专利技术构思。图1是示出根据本专利技术构思的示例实施例的非易失性存储设备的框图。参考图1，非易失性存储设备100可以包括存储单元阵列110、地址译码器120、页缓冲器电路130和控制逻辑140。存储单元阵列110可以连接到地址译码器120和页缓冲器电路130。例如，存储单元阵列110可以通过串选择线SSL、字线WL和地选择线GSL连接到地址译码器120。同时，存储单元阵列110可以通过位线BL连接到页缓冲器电路130。存储单元阵列110可以包括多个存储块。每个存储块的存储单元被布置成具有二维结构。此外，每个存储块的存储单元被布置成具有三维(3D)结构，其中存储单元沿垂直于基板的方向堆叠。每个存储块可以包括多个存储单元和多个选择晶体管。存储单元可以连接到字线WL，并且选择晶体管可以连接到串选择线SSL或地选择线GSL。每个存储块的存储单元可以存储一个或多个比特。作为本专利技术构思的示例实施例，存储单元阵列110可以用3D存储阵列来实现。3D存储阵列可以整体地形成在存储单元阵列的一个或多个物理级中，所述存储单元阵列具有布置在与硅基板和存储单元的操作相关的电路上的有源区。与存储单元的操作相关的电路可以位于基板中或基板上。术语“整体”意味着阵列的每个级的层直接沉积在阵列的每个基础级(underlyinglevel)的层上。在本专利技术构思的示例实施例中，3D存储阵列包括垂直的NAND串，其垂直取向，使得至少一个存储单元位于另一个存储单元上。至少一个存储单元可以包括电荷捕获层。每个垂直NAND串可以包括位于存储单元之上的至少一个选择晶体管。至少一个选择晶体管可以具有与存储单元的结构相同的结构，并且可以与存储单元一起整体地形成。以下通过引用并入本文的专利文献描述了三维存储阵列的合适配置，其中三维存储阵列被配置为多个级，其中字线和/或位线在各级之间共享：美国专利第7,679,133号；第8,553,466号；第8,654,本文档来自技高网...

【技术保护点】
一种非易失性存储设备，包括：存储单元阵列，配置为存储数据；以及控制逻辑，配置为，控制对数据的读取操作、编程操作或擦除操作，基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，基于电压源中的所述一个电压源、第一参考电压和第二参考电压，检测第二电源噪声，以及基于是否检测到第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。

【技术特征摘要】
2016.10.28 KR 10-2016-01420381.一种非易失性存储设备，包括：存储单元阵列，配置为存储数据；以及控制逻辑，配置为，控制对数据的读取操作、编程操作或擦除操作，基于提供给存储单元阵列的电压源中的一个和第一参考电压，检测第一电源噪声，基于电压源中的所述一个电压源、第一参考电压和第二参考电压，检测第二电源噪声，以及基于是否检测到第一电源噪声和第二电源噪声中的至少一个，确定是否执行读取操作的操作时段、编程操作的操作时段或擦除操作的操作时段中的至少一个。2.根据权利要求1所述的非易失性存储设备，其中，响应于所述电压源中的一个电压源的电平由于所述一个电压源的电源噪声而增加，所述控制逻辑响应于所述一个电压源的电平大于所述第一参考电压而检测到第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声。3.根据权利要求1所述的非易失性存储设备，其中，响应于所述电压源中的一个电压源的电平由于所述一个电压源的电源噪声而降低，所述控制逻辑响应于所述一个电压源的电平小于所述第一参考电压而检测到所述第一电源噪声，并且所述控制逻辑响应于所述一个电压源的电平在所述第一参考电压和所述第二参考电压之间而检测到所述第二电源噪声。4.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述读取操作期间检测到所述第一电源噪声，执行所述读取操作的恢复时段。5.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述读取操作的位线初始化时段中检测到所述第二电源噪声，再次执行所述位线初始化时段。6.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为在响应于在读取操作的位线预充电时段中检测到所述第二电源噪声，在调整所述位线预充电时段的时间设置之后，再次执行所述位线预充电时段。7.根据权利要求4所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在读取操作的读出时段中检测到所述第二电源噪声，再次执行所述读出时段。8.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述编程操作期间检测到所述第一电源噪声，执行所述编程操作的恢复时段。9.根据权利要求8所述的非易失性存储设备，其中，所述控制逻辑被配置为在响应于在编程操作的编程执行时段中检测到第二电源噪声，在调整编程操作的步进脉冲电压设置和编程执行时段的时间设置之后，再次执行所述编程执行时段。10.根据权利要求1所述的非易失性存储设备，其中，所述控制逻辑被配置为响应于在所述擦除操作期间检测到所述第一电源噪声，执行所述擦除操作的恢复时段。11.根据权利要求10所述的非易失性存储设备，其中，所述控制逻辑被配置为在响应于在擦除操作的擦除执行时段中检测到第二电源噪声，在调整擦除操作的步进脉冲电压设置和擦除执行时段的时间设置...

【专利技术属性】
技术研发人员：朴商秀，郑宰镛，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR