一种熔丝存储的检测装置制造方法及图纸

本实用新型专利技术涉及一种熔丝存储的检测装置。该装置包括熔丝存储电路、熔丝偏置电路、比较器。该熔丝存储电路包括熔丝。该熔丝存储电路与该熔丝偏置电路相连，使得该熔丝与该熔丝偏置电路形成电流通路，并在该熔丝存储电路与该熔丝偏置电路之间的连接点上形成检测电压信号。该比较器的第一输入端连接至该熔丝存储电路与该熔丝偏置电路之间的连接点，该比较器的第二输入端连接至参考电压，该比较器用于比较该检测电压信号与该参考电压，根据该比较器的比较结果确定该熔丝是否熔断的状态，从而确定该熔丝存储电路所存储的信息。本实用新型专利技术能够低功耗检测熔丝存储装置所存储的信息。

Detection device for fuse storage

The utility model relates to a detection device for fuse storage. The device comprises a fuse memory circuit, a fuse bias circuit and a comparator. The fuse memory circuit includes a fuse. The fuse memory circuit is connected with the fuse bias circuit, the fuse and the fuse circuit bias current path is formed, and the detection of voltage signals in the form of connection point between the fuse and the fuse memory circuit on the bias circuit. The first input end of the comparator is connected to the connection point between the fuse and the fuse memory circuit bias circuit, comparator second input connected to a reference voltage, the comparator is used for comparing the detection voltage signal and the reference voltage, the comparator according to the comparison of fruit the fuse is fusible state, so as to determine the fuse the information stored in memory circuit. The utility model has the advantages of low power consumption and detection of the information stored in the fuse memory device.

【技术实现步骤摘要】

本技术涉及半导体集成电路领域，尤其涉及对熔丝存储的检测装置。
技术介绍
芯片制造完成后，往往需要对其性能进行独立地微调以达到较好的性能指标和一致性的要求。此外，对于应用场景较多的芯片很可能需要针对具体应用场景进一步调整优化其部分功能以达到更好的工作效果。为了保证控制调整的状态值能够长期保存，在电路设计上常用的一种方法便是采用基于熔丝的存储电路以实现对调整信息的存储。在对调整信息存储完成后，即在对相关熔丝完成烧写后，在每次芯片上电时都会由检测电路检测熔丝熔断与否的状态，通过熔丝熔断与否状态得到所存储的调整状态值。然而，现有的检测电路检测熔丝熔断与否状态，功耗过大。
技术实现思路
本实用信息实施例提供了一种熔丝存储的检测装置，以实现低功耗检测熔丝存储装置所存储的信息。一方面，本技术实施例提供了一种熔丝存储的检测装置，该装置包括熔丝存储电路、熔丝偏置电路、比较器。熔丝存储电路包括熔丝。所述熔丝存储电路与所述熔丝偏置电路相连，使得所述熔丝与所述熔丝偏置电路形成电流通路，并在所述熔丝存储电路与所述熔丝偏置电路之间的连接点上形成检测电压信号。所述比较器的第一输入端连接至所述熔丝存储电路与所述熔丝偏置电路之间的连接点，所述比较器的第二输入端连接至参考电压，以便根据所述比较器的比较结果确定所述熔丝是否熔断的状态，从而确定所述熔丝存储电路所存储的信息。在一个示例中，所述熔丝偏置电路包括电流源，所述电流源与所述比较器相连，所述电流源为具有小电流值的电流源，以便所述电流通路的电流小。在一个示例中，所述熔丝偏置电路包括电阻，所述电阻与所述比较器相连，所述电阻为具有大电阻值的电阻，以便所述电流通路的电流小。在一个示例中，所述比较器的第一输入端为所述比较器的反相输入端，所述比较器的第二输入端为所述比较器的同相输入端，且所述比较器为具有失调、迟滞功能的比较器。在一个示例中，所述装置包括逻辑控制电路，所述熔丝存储电路包括电压源、第一开关。所述熔丝的一端与所述电压源相连，另一端与所述第一开关相连。所述第一开关与所述逻辑控制电路相连，以接收来自所述逻辑控制电路的熔丝检测选通信号，从而在所述熔丝、所述第一开关、所述熔丝偏置电路上形成电流通路。在一个示例中，所述装置包括多个所述熔丝存储电路，且所述多个熔丝存储电路并列形成存储单元阵列，所述存储单元阵列共同连接至所述比较器与熔丝偏置电路的连接点。在一个示例中，所述熔丝存储电路还包括烧写电路；所述烧写电路一端与所述熔丝相连，另一端接地，以控制对所述熔丝的烧写。在一个示例中，所述烧写电路为烧写器或者到地导通开关。在一个示例中，所述熔丝偏置电路一端与所述比较器相连，所述熔丝偏置电路另一端接地。在一个示例中，所述比较器的输出端为所述熔丝存储检测装置的输出端。相较于现有技术，本技术实施例提供的熔丝存储的检测装置能够低功耗地检测熔丝存储电路所存储的信息，本技术实施例还进一步地降低了芯片面积。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面附图中反映的仅仅是本技术的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得本技术的其他实施方式。而所有这些实施例或实施方式都在本技术的保护范围之内。图1为本技术实施例的一种熔丝存储检测装置的应用场景示意图；图2为本技术实施例的一种熔丝存储电路示意图；图3为本技术实施例的一种存储信息检测单元示意图；图4为本技术实施例的一种将电流源作为熔丝偏置电路的存储信息检测单元示意图；图5为本技术实施例的一种将电阻作为熔丝偏置电路的存储信息检测单元示意图；图6为本技术实施例的一种将电流源作为熔丝偏置电路的熔丝存储检测装置示意图；图7为本技术实施例的一种将电阻作为熔丝偏置电路的熔丝存储检测装置示意图；图8为本技术实施例的一种熔丝存储检测方法流程图。具体实施方式下面将结合附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，芯片100包含熔丝存储检测装置110，熔丝存储检测装置110通常仅是芯片100内的一小部分。在对芯片100进行测试的时候，将芯片100连接到外围测试电路200中，此时芯片100是整个测试系统的一个待测器件，通过测试结果以及预先设计的微调方法，经由外围测试电路200控制芯片100内部的熔丝存储电路111的烧写，将更新后的微调信息烧写到熔丝存储电路111中。该更新后的微调信息，可以用于配置芯片逻辑控制模块120的变量输入以实现对待调整变量的微调。本领域技术人员可以理解，图1中示出的芯片结构并不构成对芯片的限定，芯片可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。图2为本技术实施例提供的一种熔丝存储电路示意图，熔丝存储电路111包括熔丝F1、开关S1、烧写电路21。在一个示例中，烧写电路21为烧写器或者到地导通开关，其一端与熔丝F1、烧写电路21相连，另一端接地。图2中，熔丝F1一端连接至电源，另一端与烧写电路21、开关S1相连。当烧写电路21接收到烧写控制信号，指示其烧写熔丝F1时，熔丝F1被熔断，且该熔丝F1熔断与否与该烧写控制信号状态有关；其中，烧写控制信号由熔丝存储检测装置110中的逻辑控制单元113控制，即逻辑控制单元113控制烧写电路21是否烧写熔丝F1。在烧写电路21烧写熔丝F1时，熔丝存储电路111处于烧写状态。在烧写完成后，熔丝存储电路111通过熔丝F1的熔断状态，存储信息。一旦熔丝F1烧写完成，烧写电路21不再烧写熔丝F1；且一般仅在芯片初始化时，才会检测熔丝F1熔断与否的状态。因此，在熔丝存储电路111处于烧写状态时，开关S1处于断开状态。当需要检测熔丝F1熔断与否的状态时，熔丝检测选通信号控制S1闭合，此时，熔丝存储电路111处于被检测状态；其中，开关S1的断开和闭合由熔丝存储检测装置110中的逻辑控制单元113控制。图3是本技术实施例提供的一种存储信息检测单元示意图。该存储信息检测单元112包括比较器、熔丝偏置电路31。熔丝偏置电路31与熔丝存储电路111相连，使得当熔丝存储电路111的开关S1闭合时熔丝F1与熔丝偏置电路31形成电流通路，并在熔丝存储电路111与熔丝偏置电路31之间的连接点(即图3中的共用检测节点)上形成检测电压信号。具体地，熔丝偏置电路31一端接地，另一端连接至熔丝存储电路111、比较器反相输入端(其连接点为共用检测节点)；比较器的同相输入端连接至基准参考电压。比较器用于比较该共用检测节点的检测电压信号与基准参考电压，根据比较器的输出结果确定熔丝F1熔断与否的状态，从而确定熔丝存储电路111存储的信息。在一个示例中，熔丝存储检测装置110包括多个熔丝存储电路111，且该多个熔丝存储电路相互并列，从而形成熔丝存储电路阵列，该熔丝存储电路阵列均连接至存储信息检测单元112的共用检测节点上。也就是说本文档来自技高网...

【技术保护点】
一种熔丝存储的检测装置，其特征在于，所述装置包括熔丝存储电路、熔丝偏置电路、比较器；所述熔丝存储电路包括熔丝；所述熔丝存储电路与所述熔丝偏置电路相连，使得所述熔丝与所述熔丝偏置电路形成电流通路，并在所述熔丝存储电路与所述熔丝偏置电路之间的连接点上形成检测电压信号；所述比较器的第一输入端连接至所述熔丝存储电路与所述熔丝偏置电路之间的连接点，所述比较器的第二输入端连接至参考电压，以便根据所述比较器的比较结果确定所述熔丝是否熔断的状态，从而确定所述熔丝存储电路所存储的信息。

【技术特征摘要】
1.一种熔丝存储的检测装置，其特征在于，所述装置包括熔丝存储电路、熔丝偏置电路、比较器；所述熔丝存储电路包括熔丝；所述熔丝存储电路与所述熔丝偏置电路相连，使得所述熔丝与所述熔丝偏置电路形成电流通路，并在所述熔丝存储电路与所述熔丝偏置电路之间的连接点上形成检测电压信号；所述比较器的第一输入端连接至所述熔丝存储电路与所述熔丝偏置电路之间的连接点，所述比较器的第二输入端连接至参考电压，以便根据所述比较器的比较结果确定所述熔丝是否熔断的状态，从而确定所述熔丝存储电路所存储的信息。2.根据权利要求1所述的装置，其特征在于，所述熔丝偏置电路包括电流源，所述电流源与所述比较器相连，所述电流源为具有小电流值的电流源，以便所述电流通路的电流小。3.根据权利要求1所述的装置，其特征在于，所述熔丝偏置电路包括电阻，所述电阻与所述比较器相连，所述电阻为具有大电阻值的电阻，以便所述电流通路的电流小。4.根据权利要求1所述的装置，其特征在于，所述比较器的第一输入端为所述比较器的反相输入端，所述比较器的第二输入端为所述比较器的同相输入端，且所述比较器为具...

【专利技术属性】
技术研发人员：陈晓龙，刘文，夏磊，
申请(专利权)人：英特格灵芯片天津有限公司，
类型：新型
国别省市：天津;12