一种高速延迟锁相环制造技术

本实用新型专利技术涉及一种高速延迟锁相环，包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；其中，自动频率校准算法模块用于获取采样电路输出的采样结果；以及设置电压调节器的输出电压和偏置电压产生电路的输出；延迟单元链用于根据电压调节器的输出电压、滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；四分频器用于对输入时钟和延迟时钟分别进行两次二分频；鉴相器用于对降速后的输入时钟和延迟时钟进行鉴相，并向电荷泵输出相应地相位误差信号；电荷泵用于将相位误差信号转换成电流信号，滤波器根据电流信号生成所述延迟控制电压。本实用新型专利技术得到稳定的正交时钟输出。

A high speed delay locked loop

【技术实现步骤摘要】
一种高速延迟锁相环
本技术属于高速接口数据传输领域，主要用于高速接口电路中正交时钟的产生，涉及一种高速延迟锁相环。
技术介绍
随着亚微米、超深亚微米技术的发展，超大规模集成电路和系统集成技术的日益成熟，芯片的集成规模越来越大、工作速度也越来越快，这使得作为芯片重要组成部分的片内时钟的质量更为重要。因为无条件稳定的延迟锁相环具有“零延迟”、低噪声、低抖动以及易于设计的特点，适合应用于大规模高速芯片的时钟同步。近年来，以延迟锁相环作为时钟分布的技术已经广泛应用于现场可编程门阵列、微处理器等芯片中。在高速接口电路中，常使用正交时钟参与时钟数据恢复。产生正交时钟的实现方式有二分频器，多相滤波器等。当数据速率高达每秒十几、二十几吉位(Gbps)时，采用上述方法实现正交时钟就比较困难。
技术实现思路
为了克服在高速接口电路中难产生稳定的正交时钟，本技术使用高速延迟锁相环的方法实现，同时提出一种自动频率校准方法，用于对高速延迟锁相环进行正确的延迟频带选择，选择出适合于当前应用环境下的合适频带，然后再通过高速延迟锁相环的闭环特性进行环路锁定，从而得到稳定的正交时钟输出。为实现上述目的，本技术提供了一种高速延迟锁相环，包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；自动频率校准算法模块，用于获取采样电路输出的采样结果，采样结果包括四分频器分频后的输入时钟和延迟时钟；以及设置电压调节器的输出电压和偏置电压产生电路的输出；延迟单元链,用于根据电压调节器的输出电压、滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；四分频器，用于对输入时钟和延迟时钟分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度；鉴相器，用于对降速后的输入时钟和延迟时钟进行鉴相，并向电荷泵输出相应地相位误差信号；电荷泵，用于将相位误差信号转换成电流信号，滤波器根据电流信号生成延迟控制电压。优选地，延迟单元链采用多级延迟可变的反相器构成链路，反相器的延迟时间通过电压调节器的输出电压和滤波器的延迟控制电压分别进行调节，电压调节器的输出电压对应延迟粗调，滤波器的延迟控制电压对应延迟细调。优选地，鉴相器对降速以后的输入时钟和延迟时钟进行鉴相，判断相位超前还是滞后，输出相位误差信号给电荷泵。优选地，电荷泵将鉴相器输出的相位误差信号转换成模拟电流量，输出给后级的滤波器。优选地，电压调节器的输出作为延迟单元链的电源电压，不同的电源电压对应延迟链路不通的延迟频带，通过选择不同的电源电压值，确定适合当前输入频率的延迟频带。优选地，偏置电压产生电路用于自动频率校准过程中产生两个高低控制电压，VH和VL，对控制电压进行设置。优选地，采样电路用于将分频后的输入时钟和延迟时钟进行相互采样，从而确定两个时钟的先后关系，将采样结果输出给自动频率校准算法模块进行判断，进而确定频带的选择。本技术利用一种自动频率校准方法，用于对高速延迟锁相环进行正确的延迟频带选择，选择出适合于当前应用环境下的合适频带，然后再通过高速延迟锁相环的闭环特性进行环路锁定，从而得到稳定的正交时钟输出。附图说明图1为本技术高速延迟锁相环整体结构框图；图2为本技术自动频率校准方法示意图；图3为本技术自动频率校准采样结果为00时的时序示意图；图4为本技术自动频率校准采样结果为01时的时序示意图；图5为本技术自动频率校准采样结果为11时的时序示意图。具体实施方式下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。图1为本技术高速延迟锁相环整体结构框图。如图1所示，高速延迟锁相环，包括：自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路。自动频率校准算法模块用于获取采样电路输出的采样结果，采样结果包括四分频器分频后的输入时钟和延迟时钟，以及设置电压调节器的输出电压和偏置电压产生电路的输出；延迟单元链根据电压调节器的输出电压、滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；四分频器输入时钟和延迟时钟分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度；鉴相器对降速后的输入时钟和延迟时钟进行鉴相，并向电荷泵输出相应地相位误差信号；电荷泵将相位误差信号转换成电流信号，滤波器根据电流信号生成延迟控制电压。延迟单元链，采用多级延迟可变的反相器构成链路，反相器的延迟时间可通过电源电压Vldo和控制电压Vctrl分别进行调节，电源电压Vldo对应延迟粗调，控制电压Vctrl对应延迟细调。其中，正交时钟从延迟单元链内部取出，分别为CLK_I和CLK_Q。四分频器，对输入时钟CLK_IN和延迟时钟CLK_OUT分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度。鉴相器，对降速以后的输入时钟CLK_IN4和延迟时钟CLK_OUT4进行鉴相，判断相位超前还是滞后，输出相位误差信号UP/DOWN给电荷泵。电荷泵，将鉴相器输出的相位误差信号UP/DOWN转换成模拟电流量Ich，输出给后级的滤波器。滤波器，用于对电荷泵输出的电流信号进行积分处理，得到一个稳定的电压值，该电压作为延迟单元链的延迟控制电压Vctrl，确定延迟单元链的延迟量，在Vctrl稳定后，正交时钟便可以从延迟单元链路中取出。电压调节器，其输出作为延迟单元链的电源电压Vldo，不同的Vldo对应延迟链路不通的延迟频带，通过选择不同的Vldo值，确定适合当前输入频率的延迟频带。偏置电压产生电路，用于自动频率校准过程中产生两个高低控制电压，VH和VL，对控制电压Vctrl进行设置。采样电路用于将分频后的输入时钟CLK_IN4和延迟时钟CLK_OUT4进行相互采样，从而确定两个时钟的先后关系，将采样结果输出给自动频率校准算法进行判断，进而确定频带的选择。自动频率校准算法模块，通过设置电压调节器的输出电压Vldo和偏置电压产生电路的输出，在获取降速之后的输入时钟和延迟时钟的采样结果之后，根据采样结果，选定当前输入时钟频率所需要的延迟频带，完成自动频率校准的功能。整个延迟锁相环里包括两个环路，第一个环路为频带选择环路，包括延迟单元链、四分频器、采样电路、电压调节器、偏置电压产生电路、自动频率校准算法模块。第二个环路为模拟闭环细调环路，包括延迟单元链、四分频器、鉴相器、电荷泵、滤波器、电压调节器。两个环路共用部分模块，先后工作。图2为本技术自动频率校准方法示意图。如图2所示，频带选择环路先工作，按自动频率校准方法的命令执行。首先选择频率最高的频带，即电压调节器输出电压调至最高，此时延迟单元链对应最短的延迟时间。高速时钟CLK经过延迟单元链处理，得到输入时钟CLK_IN和延迟时钟CLK_OUT，由于CLK_IN和CLK_OUT的频率等于最高时钟频率，一般鉴相器很难达到与此相当的鉴相速度，因此，先对CLK_IN和CLK_OUT进行完全相同的四分频处理，使两个时钟经过完全相同的分频通路得到两个时钟的四分频时钟，分别为CLK_IN4和CLK_OUT4。将偏置电压产生电路先后设置本文档来自技高网...

【技术保护点】
一种高速延迟锁相环，其特征在于，包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；所述自动频率校准算法模块，用于获取采样电路输出的采样结果，所述采样结果包括四分频器分频后的输入时钟和延迟时钟；以及设置所述电压调节器的输出电压和所述偏置电压产生电路的输出；所述延迟单元链,用于根据所述电压调节器的输出电压、所述滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；所述四分频器，用于对所述输入时钟和所述延迟时钟分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度；所述鉴相器，用于对降速后的输入时钟和延迟时钟进行鉴相，并向所述电荷泵输出相应地相位误差信号；所述电荷泵，用于将所述相位误差信号转换成电流信号，所述滤波器根据所述电流信号生成所述延迟控制电压。

【技术特征摘要】
1.一种高速延迟锁相环，其特征在于，包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；所述自动频率校准算法模块，用于获取采样电路输出的采样结果，所述采样结果包括四分频器分频后的输入时钟和延迟时钟；以及设置所述电压调节器的输出电压和所述偏置电压产生电路的输出；所述延迟单元链,用于根据所述电压调节器的输出电压、所述滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；所述四分频器，用于对所述输入时钟和所述延迟时钟分别进行两次二分频，从而完成四分频的降速，使输入时钟和延迟时钟的速度降至鉴相器能够正确处理的速度；所述鉴相器，用于对降速后的输入时钟和延迟时钟进行鉴相，并向所述电荷泵输出相应地相位误差信号；所述电荷泵，用于将所述相位误差信号转换成电流信号，所述滤波器根据所述电流信号生成所述延迟控制电压。2.如权利要求1所述的高速延迟锁相环，其特征在于，所述延迟单元链采用多级延迟可变的反相器构成链路，反相器的延迟时间通过所述电压调节器的输出电压和所述滤波器的...

【专利技术属性】
技术研发人员：刘文，王军宁，曹淑新，
申请(专利权)人：英特格灵芯片天津有限公司，
类型：新型
国别省市：天津,12