一种高线性低电压相位内插电路制造技术

一种高线性低电压相位内插电路，包括：状态机、偏置生成单元、电流舵数模转换器、电流电压转换模块、主复用器、副电流舵数模转换器、副电流电压转换模块、副复用器，以及乘法器。状态机，其输出控制码控制电流舵数模转换器、副电流舵数模转换器输出差分控制电流；偏置生成单元，其向电流舵数模转换器、副电流舵数模转换器和乘法器提供偏置电流；电流电压转换模块、副电流电压转换模块分别将差分控制电流转化为控制电压；主复用器、副复用器，分别接受控制码的控制，对控制电压进行选择；乘法器，其根据控制电压以及锁相环输出的时钟信号，输出相位内插电路时钟信号。本发明专利技术能够提高相位内插电路的线性度，以及消除高次谐波引入的非线性。

A high linear and low voltage phase interpolation circuit

A high linearity and low voltage phase interpolation circuit includes: state machine, bias generation unit, current steering digital to analog converter, current and voltage conversion module, main multiplexer, sub current steering digital to analog converter, auxiliary current and voltage conversion module, sub multiplexer and multiplier. The state machine, the output control code to control the current steering DAC, current steering DAC output differential control bias current; generating unit, the converter, the current steering DAC side current steering DAC and multiplier provides the bias current; current voltage conversion module, current voltage conversion module are respectively the difference control current to control voltage; the main multiplexer and vice multiplexer respectively receive control code, select the control voltage; the control voltage multiplier, and according to the clock signal of the PLL output, the output phase interpolation circuit of clock signal. The invention can improve the linearity of the phase interpolation circuit and eliminate the nonlinearity introduced by the high order harmonics.

【技术实现步骤摘要】
一种高线性低电压相位内插电路
本专利技术涉及一种串行、解串器，特别是涉及一种串行、解串器接收端时钟数据恢复中的相位内插电路。
技术介绍
在串行信号通信中，随着传输信号速率的不断提高，对SERDES(SERializer/DESerializer；串行、解串器)接收端时钟数据恢复(ClockandDataRecovery，CDR)电路提出更高的设计要求。其中，结合多相位时钟输出的锁相环(PhaseLockedLoop，PLL)与相位内插电路(PhaseInterpolator，PI)的双环(DualLoop)结构时钟数据恢复(CDR)电路越来越多的被采用。其中，相位内插电路(PI)的设计原理，是基于相位处于正交信号之间的任意一个分量，可以近似由正交信号的线性组合表示。图1为现有技术中相位内插电路原理示意图，如图1所示，XI＝Asin(ωt)，XQ＝Asin(ωt-π/2)＝-Acos(ωt)，Y＝Asin(ωt-θ)＝Asinωt*cosθ-Acosωt*sinθ＝XIcosθ+XQsinθ＝αXI+βXQ，其中α＝cosθ，β＝sinθ，α2+β2＝1。一般设计中满足α+β＝1即可。本文档来自技高网...

【技术保护点】
一种高线性低电压相位内插电路，包括：状态机、偏置生成单元、电流舵数模转换器、电流电压转换模块、主复用器、副电流舵数模转换器、副电流电压转换模块、副复用器，以及乘法器，其特征在于，所述状态机，其输出控制码控制所述电流舵数模转换器、所述副电流舵数模转换器输出差分控制电流；所述偏置生成单元，其向所述电流舵数模转换器、所述副电流舵数模转换器和所述乘法器提供偏置电流；所述电流电压转换模块、所述副电流电压转换模块分别将所述差分控制电流转化为控制电压；所述主复用器、所述副复用器，分别接受控制码的控制，对控制电压进行选择；所述乘法器，其根据控制电压以及锁相环输出的时钟信号，输出相位内插电路时钟信号。

【技术特征摘要】
1.一种高线性低电压相位内插电路，包括：状态机、偏置生成单元、电流舵数模转换器、电流电压转换模块、主复用器、副电流舵数模转换器、副电流电压转换模块、副复用器，以及乘法器，其特征在于，所述状态机，其输出控制码控制所述电流舵数模转换器、所述副电流舵数模转换器输出差分控制电流；所述偏置生成单元，其向所述电流舵数模转换器、所述副电流舵数模转换器和所述乘法器提供偏置电流；所述电流电压转换模块、所述副电流电压转换模块分别将所述差分控制电流转化为控制电压；所述主复用器、所述副复用器，分别接受控制码的控制，对控制电压进行选择；所述乘法器，其根据控制电压以及锁相环输出的时钟信号，输出相位内插电路时钟信号。2.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述偏置生成单元，其向所述副电流舵数模转换器提供的最低有效位电流是向所述电流舵数模转换器提供的最低有效位电流的0.7倍。3.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述主复用器、所述副复用器，接受控制码的高两位控制，选通四组不同的控制电压。4.根据权利要求3所述的高线性低电压相位内插电路，其特征在于，所述主复用器、所述副复用器输出的电压控制所述乘法器的尾电流源，所述锁相环输出的时钟信号控制所述乘法器的差分对管。5.根据权利要求1所述的高线性低电压相位内插电路，其特征在于，所述主复用器输出的四组控制电压和锁相环输出的四组正交时钟信号分别控制所述乘法器的尾电流源和差分对管，有效避免了由采用多级金属-氧化物-半导体场效晶体管堆叠电路结构造成的电压裕度不足的问题。6.根据权利要求5所述的高线性低电压相位内插电路，其特征在于，所述四组正交时钟信号为clk0/clk180、clk90/clk270、clk1...

【专利技术属性】
技术研发人员：徐震，唐重林，刘寅，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11