一种减小线长的方法、电子设备及计算机可读存储介质技术

一种减小线长的方法，其特征在于，包括以下步骤：确定驱动单元、负载单元、缓冲器单元之间的连接关系；根据缓冲器单元的位置，对其进行翻转调整。本发明专利技术的减小线长的方法，在插入缓冲器单元时，根据芯片内单元位置及物理布线的实际情况，通过翻转缓冲器单元，改变单元管脚位置，以达到减小布线长度、降低布线难度的目的，从而使得时序ECO优化方案对局部布线的影响更小，精确度和一致性更好。精确度和一致性更好。精确度和一致性更好。

【技术实现步骤摘要】
一种减小线长的方法、电子设备及计算机可读存储介质


[0001]本专利技术涉及集成电路版图设计EDA(Electronics Design Automation，电子设计自动化)工具
，特别是涉及EDA工具在集成电路版图设计中的布线方法。

技术介绍

[0002]在数字集成电路设计中，为保证芯片能正常工作，并达到预期频率，需要检查时钟信号和数据信号到达寄存器同步单元的时间是否满足建立时间(setup time)和保持时间(hold time)的约束。如果发现时序上存在违例，则需要进行ECO修改来调整时序路径。
[0003]由于缓冲器单元不改变电路的逻辑功能，因此缓冲器单元插入成为了时序优化中最常用的优化方法。例如，在修复Hold保持时间时序违反，可以在时序路径上插入缓冲器单元来增加该时序路径的延迟，从而修正Hold保持时序违反。
[0004]现有的ECO技术在插入缓冲器单元的时候，通常会考虑物理布局的约束影响，在芯片内单元行的空位寻找合理位置摆放新加入的缓冲器单元。而在先进工艺下，物理布线带来的影响越来越大，连线延迟的影响甚至超过了单元本身的延迟。这就要求在缓冲器单元插入过程中，同时也要考虑物理布线带来的影响，从而提高时序ECO策略的质量及和物理实现工具的一致性。

技术实现思路

[0005]为了解决现有技术存在的不足，本专利技术的目的在于提供一种减小线长的方法、电子设备及计算机可读存储介质，在插入缓冲器单元时，根据芯片内单元位置及物理布线的实际情况，通过翻转缓冲器单元，改变单元管脚位置，以减小布线长度、降低布线难度。
[0006]为实现上述目的，本专利技术提供的减小线长的方法，包括以下步骤：
[0007]确定驱动单元、负载单元、缓冲器单元之间的连接关系；
[0008]根据缓冲器单元的位置，对其进行翻转调整。
[0009]进一步地，还包括，通过增量式布局工具，得到缓冲器单元或缓冲器单元链在芯片单元行上的插入位置。
[0010]进一步地，所述根据缓冲器单元的位置，对其进行翻转调整的步骤，还包括，翻转所述缓冲器单元，使其输出管脚接近与其连接的所述负载单元。
[0011]进一步地，还包括，当所述缓冲器单元的位置x方向的跨度范围位于所述驱动单元和所述负载单元的区间之内时，对所述缓冲器单元进行翻转。
[0012]进一步地，所述根据缓冲器单元的位置，对其进行翻转调整的步骤，还包括对插入所述驱动单元和所述负载单元之间的缓冲器单元链中的缓冲器单元进行翻转调整。
[0013]更进一步地，还包括，按照从所述负载单元到所述驱动单元的顺序，依次对所述缓冲器单元进行翻转调整。
[0014]为实现上述目的，本专利技术还提供一种电子设备，包括，存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如
上文所述的减小线长的方法的步骤。
[0015]为实现上述目的，本专利技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的减小线长的方法的步骤。
[0016]与现有技术相比较，本专利技术的减小线长的方法、系统及计算机可读存储介质，具有以下有益效果：
[0017]可根据线网和单元在芯片中的实际位置，可以通过缓冲器单元的翻转，使得输入I管脚更接近驱动单元，输出O管脚更接近负载单元，从而减少了布线的总长度。还得到了插入缓冲器单元链的情况下，应该如何翻转缓冲器单元，在保证单元位置合法的基础上，进一步优化了布线结果，从而提高了时序ECO的质量，以及与后续物理实现工具的一致性。
[0018]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。
附图说明
[0019]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：
[0020]图1为根据本专利技术的减小线长的方法流程图；
[0021]图2为根据本专利技术的缓冲器单元放置位置在x方向的跨度范围位于驱动单元和负载单元的区间内时对缓冲器单元翻转示意图；
[0022]图3为根据本专利技术的缓冲器单元放置位置在x方向的跨度范围位于驱动单元和负载单元某一侧时对缓冲器单元翻转示意图；
[0023]图4为根据本专利技术的驱动单元和负载单元插入缓冲器单元链时缓冲器单元翻转对布线影响示意图；
[0024]图5为根据本专利技术的没有按照顺序插入缓冲器单元链时得到的线长示意图。
具体实施方式
[0025]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0026]随着半导体先进工艺的快速发展，物理布线对电路中时序路径的影响越来越大。同样的单元物理布局，不同的物理连线，在时序计算上也会有较大不同。因此，在做时序ECO优化的缓冲器单元插入过程中，不仅要求缓冲器单元的物理布局位置合法，还要尽可能的对物理布线进行优化。
[0027]本专利技术实施例中，考虑到线网和单元在芯片中的实际位置，可以通过缓冲器单元的翻转，使得输入I管脚更接近驱动单元，输出O管脚更接近负载单元，从而减少了布线的总长度。还得到了插入缓冲器单元链的情况下，应该如何翻转缓冲器单元，在保证单元位置合法的基础上，进一步优化了布线结果，从而提高了时序ECO的质量，以及与后续物理实现工具的一致性。
[0028]实施例1
[0029]图1为根据本专利技术的减少线长的方法流程图，下面将参考图1，对本专利技术的减少线长的方法进行详细描述。
[0030]首先，在步骤101，确定驱动单元、负载单元、缓冲器单元之间的连接关系。
[0031]在本专利技术实施例中，当合理化布局引擎决定了缓冲器单元(Buffer)的摆放位置之后，要确定Buffer单元的位置在x方向的跨度范围是否位于驱动单元(Source单元)和负载单元(Sink单元)的区间之内。
[0032]在步骤102，根据驱动单元、负载单元、缓冲器单元之间的连接关系以及缓冲器单元的数量，对缓冲器单元进行处理。
[0033]在本专利技术实施例中，如果Buffer单元的位置在x方向的跨度范围位于驱动单元(Source单元)和负载单元(Sink单元)的区间之内，将Buffer单元翻转至输入I管脚靠近Source单元，输出O管脚靠近Sink单元。图2为根据本专利技术的缓冲器单元放置位置在x方向的跨度范围位于驱动单元和负载单元的区间内时对缓冲器单元翻转示意图，如图2所示，当缓冲器单元的位置x方向的跨度范围位于source单元和sink单元的区间之内时，通过单元翻转来减少布线长度，这样，在物理连线的时候，布线长度将会减少两倍的Buffer宽度。
[0034]如果Buffer单元放置位置在x方向的跨度范围位于Source单元和Sink单元的某一侧，如图3所示，这时对单元进行翻转，布线的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减小线长的方法，其特征在于，包括以下步骤：确定驱动单元、负载单元、缓冲器单元之间的连接关系；根据缓冲器单元的位置，对其进行翻转调整。2.根据权利要求1所述的减小线长的方法，其特征在于，还包括，通过增量式布局工具，得到缓冲器单元或缓冲器单元链在芯片单元行上的插入位置。3.根据权利要求1所述的减小线长的方法，其特征在于，所述根据缓冲器单元的位置，对其进行翻转调整的步骤，还包括，翻转所述缓冲器单元，使其输出管脚接近与其连接的所述负载单元。4.根据权利要求3所述的减小线长的方法，其特征在于，还包括，当所述缓冲器单元的位置x方向的跨度范围位于所述驱动单元和所述负载单元的区间之内时，对所述缓冲器单元进行翻转。5.根据权利要求1所...

【专利技术属性】
技术研发人员：周汉斌，刘毅，陈彬，董森华，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：