防止在半导体元件中形成孔洞的方法技术

本发明专利技术公开一种防止在半导体元件中形成孔洞的方法，包括以下步骤。提供基底。在基底中具有多个隔离结构。隔离结构各自具有突出于基底的突出部。在相邻两个突出部之间具有掩模层。掩模层的顶部宽度小于掩模层的底部宽度。移除掩模层，而在相邻两个突出部之间形成开口。开口的顶部宽度小于开口的底部宽度。在开口中形成保护层。保护层的顶面低于隔离结构的顶面。以保护层为掩模，对隔离结构进行等离子体处理，以移除隔离结构各自的顶端边角部，且加宽开口的顶部宽度。移除保护层。在移除保护层之后，在开口中形成填充层。所述防止在半导体元件中形成孔洞的方法可有效地防止孔洞形成，进而提升半导体元件的可靠度。

A method of preventing the formation of holes in a semiconductor element

The invention discloses a method for preventing holes formed in semiconductor components, including the following steps. Provide the base. There are multiple isolation structures in the base. The isolation structures each have a protrusion projecting on the base. There is a mask layer between the two adjacent protrusions. The top of the mask layer is smaller than the bottom width of the mask layer. The mask layer is removed, and an opening is formed between the two adjacent protrusions. The width of the top of the opening is smaller than the width of the bottom of the opening. A protective layer is formed in the opening. The top surface of the protective layer is lower than the top of the isolating structure. The shielding layer is used as a mask to conduct plasma treatment on the isolation structure to remove the top and side corners of the isolation structure and widen the width of the opening top. Remove the protection layer. After removing the protective layer, a filling layer is formed in the opening. The method of preventing the formation of holes in a semiconductor element can effectively prevent the formation of holes, thereby enhancing the reliability of semiconductor components.

【技术实现步骤摘要】
防止在半导体元件中形成孔洞的方法
本专利技术涉及一种半导体制作工艺，且特别是涉及一种防止在半导体元件中形成孔洞的方法。
技术介绍
在半导体元件的尺寸不断地缩减的趋势下，开口的深宽比(aspectratio)也随着提高，使得将填充材料填入开口的填洞制作工艺面临挑战，常会在所填入的填充材料层中形成孔洞(void)，而使得半导体元件的可靠度降低。
技术实现思路
本专利技术的目的在于提出一种防止在半导体元件中形成孔洞的方法，其可有效地防止孔洞形成，进而提升半导体元件的可靠度。为达上述目的，本专利技术提供一种防止在半导体元件中形成孔洞的方法，包括以下步骤。提供基底。在基底中具有多个隔离结构。隔离结构各自具有突出于基底的突出部。在相邻两个突出部之间具有掩模层。掩模层的顶部宽度小于掩模层的底部宽度。移除掩模层，而在相邻两个突出部之间形成开口。开口的顶部宽度小于开口的底部宽度。在开口中形成保护层。保护层的顶面低于隔离结构的顶面。以保护层为掩模，对隔离结构进行等离子体处理，以移除隔离结构各自的顶端边角部，且加宽开口的顶部宽度。移除保护层。在移除保护层之后，在开口中形成填充层。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，隔离结构例如是浅沟槽隔离结构(STI)。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，掩模层的材料例如是氮化硅。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，掩模层的移除方法例如是湿式蚀刻法。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，移除掩模层后所形成的开口的侧壁与基底的夹角例如是75度至85度。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的形成方法可包括以下步骤。形成填满开口的保护材料层。移除部分保护材料层，而暴露出开口的部分侧壁。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护材料层的材料例如是高分子材料。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护材料层的形成方法例如是旋转涂布法。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，部分保护材料层的移除方法例如是干式蚀刻法、湿式蚀刻法或其组合。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，等离子体处理所使用的制作工艺气体包括氩气(Ar)、四氟甲烷(CF4)或其组合。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的移除方法例如是干式蚀刻法。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，保护层的移除步骤与等离子体处理可为原位(in-situ)进行。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，填充层的形成方法可包括以下步骤。形成填满开口的填充材料层。移除开口以外的填充材料层。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，填充材料层的材料例如是掺杂多晶硅。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，开口以外的填充材料层的移除方法例如是化学机械研磨法。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除开口以外的填充材料层之后，对填充层进行回蚀刻制作工艺。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在掩模层与基底之间形成第一介电层。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除保护层之后且在形成填充层之前，进行清洗制作工艺，以移除第一介电层。依照本专利技术的一实施例所述，在上述防止在半导体元件中形成孔洞的方法中，还可包括在移除第一介电层之后，在基底上形成第二介电层。基于上述，在本专利技术所提出的防止在半导体元件中形成孔洞的方法中，由于掩模层的顶部宽度小于掩模层的底部宽度，因此可使得用于形成隔离结构的开口具有较宽的顶部宽度，而可有效地防止在隔离结构中形成孔洞，进而提升半导体元件的可靠度。此外，通过等离子体处理移除隔离结构各自的顶端边角部，可加宽开口的顶部宽度，由此可有效地防止在填充层中形成孔洞，因此可提升半导体元件的可靠度。另外，在用于加宽开口的顶部宽度的等离子体处理中，可通过保护层来保护其下方的基底与隔离结构的轮廓。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A至图1I为本专利技术一实施例的可防止形成孔洞的半导体元件的制造流程剖视图。符号说明100：基底102：隔离结构102a：突出部102b：顶端边角部104：掩模层106、110：开口108、114：介电层112：保护材料层112a：保护层116：填充材料层116a：填充层θ：夹角具体实施方式图1A至图1I为本专利技术一实施例的可防止形成孔洞的半导体元件的制造流程剖视图。在此实施例中，防止在半导体元件中形成孔洞的方法是以制作非挥发性存储器的浮置栅极为例来进行说明，然而本专利技术也可应用于其他半导体元件的制作中，并不限于此实施例所揭示的内容。请参照图1A，提供基底100。基底100例如是硅基底。在基底100中具有多个隔离结构102。隔离结构102例如是浅沟槽隔离结构。隔离结构102的材料例如是氧化硅。隔离结构102各自具有突出于基底100的突出部102a。在此实施例中，突出部102a可为隔离结构102突出于基底100的部分。隔离结构102在突出部102a的两末端具有顶端边角部102b。突出部102a的高度H1例如是至较佳为隔离结构102的总高度H2例如是至在相邻两个突出部102a之间具有掩模层104。掩模层104的顶部宽度小于掩模层104的底部宽度。掩模层104的材料例如是氮化硅。由于掩模层104的顶部宽度小于掩模层104的底部宽度，因此可使得用于形成隔离结构102的开口106具有较宽的顶部宽度。如此一来，在开口106中形成隔离结构102时，可提升填洞制作工艺的填洞能力，因此可有效地防止在隔离结构102中形成孔洞，进而提升半导体元件的可靠度。此外，可在掩模层104与基底100之间形成介电层108。介电层108的材料例如是氧化硅。介电层108的形成方法例如是热氧化法。在此实施例中，介电层108可用以作为垫氧化层。接着，请参照图1B，移除掩模层104，而在相邻两个突出部102a之间形成开口110。掩模层104的移除方法例如是湿式蚀刻法。举例来说，可使用热磷酸移除掩模层104。开口110的顶部宽度小于开口110的底部宽度。开口110的深度约等于突出部102a的高度H1，例如是开口110的顶部宽度例如是至较佳为开口110的底部宽度例如是至较佳为开口110的侧壁与基底100的夹角θ例如是75度至85度。然后，请参照图1C，形成填满开口110的保护材料层112。保护材料层112的材料例如是高分子材料，如底层抗反射涂布(BARC)所使用的高分子材料。保护材料层112的形成方法例如是旋转涂布法。接下来，请参照图1D，移除部分保护材料层112，而在开口110中形成保护层112a。保护层112a的顶面低于隔离结构102的顶面，而暴露出开口110的部分侧壁。保护层112a的高本文档来自技高网...

【技术保护点】
1.一种防止在半导体元件中形成孔洞的方法，其特征在于，包括：提供基底，其中在所述基底中具有多个隔离结构，所述多个隔离结构各自具有突出于所述基底的突出部，在相邻两个突出部之间具有掩模层，且所述掩模层的顶部宽度小于所述掩模层的底部宽度；移除所述掩模层，而在相邻两个突出部之间形成开口，其中所述开口的顶部宽度小于所述开口的底部宽度；在所述开口中形成保护层，其中所述保护层的顶面低于所述多个隔离结构的顶面；以所述保护层为掩模，对所述多个隔离结构进行等离子体处理，以移除所述多个隔离结构各自的顶端边角部，且加宽所述开口的顶部宽度；移除所述保护层；以及在移除所述保护层之后，在所述开口中形成填充层。

【技术特征摘要】
1.一种防止在半导体元件中形成孔洞的方法，其特征在于，包括：提供基底，其中在所述基底中具有多个隔离结构，所述多个隔离结构各自具有突出于所述基底的突出部，在相邻两个突出部之间具有掩模层，且所述掩模层的顶部宽度小于所述掩模层的底部宽度；移除所述掩模层，而在相邻两个突出部之间形成开口，其中所述开口的顶部宽度小于所述开口的底部宽度；在所述开口中形成保护层，其中所述保护层的顶面低于所述多个隔离结构的顶面；以所述保护层为掩模，对所述多个隔离结构进行等离子体处理，以移除所述多个隔离结构各自的顶端边角部，且加宽所述开口的顶部宽度；移除所述保护层；以及在移除所述保护层之后，在所述开口中形成填充层。2.根据权利要求1所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述多个隔离结构包括浅沟槽隔离结构。3.根据权利要求1所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述掩模层的材料包括氮化硅。4.根据权利要求1所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述掩模层的移除方法包括湿式蚀刻法。5.根据权利要求1所述的防止在半导体元件中形成孔洞的方法，其特征在于，移除所述掩模层后所形成的所述开口的侧壁与所述基底的夹角为75度至85度。6.根据权利要求1所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述保护层的形成方法包括：形成填满所述开口的保护材料层；以及移除部分所述保护材料层，而暴露出所述开口的部分侧壁。7.根据权利要求6所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述保护材料层的材料包括高分子材料。8.根据权利要求6所述的防止在半导体元件中形成孔洞的方法，其特征在于，所述保护材料层的形成方法包括旋转涂布法。9.根据权利要求6所...

【专利技术属性】
技术研发人员：陈海平，韩晓飞，唐斌，张聚宝，蒋超，廖鸿，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71