加工半导体晶片的方法和覆盖半导体晶片的保护覆盖件技术

根据不同的实施方式，方法能够包括：加工半导体晶片(102，202)，所述半导体晶片具有第一主工艺侧(102t)和第二主工艺侧(102b)，所述第二主工艺侧与所述第一主工艺侧(102t)相对置；其中半导体晶片(102，202)在第一主工艺侧(102t)上具有至少一个电路区域(102s)，所述电路区域具有至少一个电子电路。根据不同的实施方式，用于加工半导体晶片(102，202)的方法能够包括：形成至少部分地包围至少一个电路区域(102s)的加固结构(106)，所述加固结构加固半导体晶片(102，202)，其中加固结构(106)至少在至少一个电路区域(102s)的一部分之上具有留空部(106a)；从第二主工艺侧(102b)起打薄具有加固结构(106)的半导体晶片(102，202)。

Method for processing semiconductor wafers and protective covering parts covering semiconductor wafers

【技术实现步骤摘要】
加工半导体晶片的方法和覆盖半导体晶片的保护覆盖件
本专利技术涉及一种用于加工一个半导体晶片或多个半导体晶片的方法和用于覆盖半导体晶片的保护覆盖件。
技术介绍
通常，在半导体技术中，能够在晶片(或者衬底或载体)中和/或在晶片上对半导体芯片(也称作为集成电路、IC、芯片或微芯片)进行工艺处理、分割和嵌入。制成的芯片(例如嵌入的集成电路)能够安装在载体中或载体上并且被接触，以便提供特定的功能，例如开关电流。为了降低芯片的电阻损失，这尤其在高电流下减小其功率消耗，芯片整体上能够尽可能薄地制造，使得穿过芯片的竖直的电流路径尽可能短。为了制造这种芯片，需要相应薄的晶片，例如用于制造金属氧化物半导体场效应晶体管(MOSFET)、具有绝缘栅电极的双级型晶体管(也称作为IGBT，英文“insulated-gatebipolartransistor”)或者发射极控制的二极管(也称作为Emcon二极管，快恢复二极管，英文“emittercontrolleddiode”)。对相应薄的晶片的加工能够展现特别的要求，因为所述晶片极其敏感并且不能够机械负荷。因此通常加固薄的晶片，以便抵抗薄的晶片由于其变形造成的损本文档来自技高网...

【技术保护点】
一种用于加工半导体晶片(102，202)的方法，其中所述半导体晶片(102，202)具有：·第一主工艺侧(102t)和第二主工艺侧(102b)，所述第二主工艺侧与所述第一主工艺侧(102t)相对置；·其中所述半导体晶片(102，202)在所述第一主工艺侧(102t)上具有至少一个电路区域(102s)，所述电路区域具有至少一个电子电路(104)；其中所述方法包括：·形成至少部分地包围至少一个所述电路区域(102s)的加固结构(106)，所述加固结构加固所述半导体晶片(102，202)，其中所述加固结构(106)至少在至少一个所述电路区域(102s)的一部分之上具有留空部(106a)；·从所述第二...

【技术特征摘要】
2016.07.14 DE 102016112977.11.一种用于加工半导体晶片(102，202)的方法，其中所述半导体晶片(102，202)具有：·第一主工艺侧(102t)和第二主工艺侧(102b)，所述第二主工艺侧与所述第一主工艺侧(102t)相对置；·其中所述半导体晶片(102，202)在所述第一主工艺侧(102t)上具有至少一个电路区域(102s)，所述电路区域具有至少一个电子电路(104)；其中所述方法包括：·形成至少部分地包围至少一个所述电路区域(102s)的加固结构(106)，所述加固结构加固所述半导体晶片(102，202)，其中所述加固结构(106)至少在至少一个所述电路区域(102s)的一部分之上具有留空部(106a)；·从所述第二主工艺侧(102b)起打薄具有所述加固结构(106)的所述半导体晶片(102，202)。2.根据权利要求1所述的方法，所述方法还包括：在所述留空部(106a)中形成填充体(402)，所述填充体与所述电路区域(102s)实体接触，并且所述填充体与所述加固结构(106)不同；和/或在所述留空部(106a)之上形成加固结构覆盖件(306)，其中所述加固结构(106)设置在所述加固结构覆盖件(306)和所述电路区域(102s)之间。3.根据权利要求2所述的方法，其中形成所述填充体(402)包括：将材料置于所述留空部(106a)中，和/或使所述材料在所述留空部中固化，同时所述半导体晶片(102，202)具有所述加固结构(106)。4.根据权利要求3所述的方法，其中将所述材料穿过所述加固结构覆盖件(306)的开口(306o)和/或穿过所述加固结构(106)的开口(106o)引入到所述留空部(106a)中。5.根据权利要求3或4所述的方法，其中形成所述填充体(402)包括：将可变形的外罩置于所述留空部(106a)中，所述外罩在所述留空部中借助于所述材料变形。6.根据权利要求2至5中任一项所述的方法，其中形成所述填充体(402)包括：使所述填充体(402)匹配于所述电路区域(102s)的形貌。7.根据权利要求2至6中任一项所述的方法，其中所述填充体(402)具有叠层和/或具有比所述加固结构(106)更大的孔隙度。8.根据权利要求2至7中任一项所述的方法，其中与所述加固结构(106)相比，所述填充体(402)具有与所述电路区域(102s)的更小的附着性。9.根据权利要求2至8中任一项所述的方法，所述方法还包括：从所述加固结构(106)移除所述加固结构覆盖件(306)；和借助于所述加固结构覆盖件(306)形成附加的半导体晶片(102，202)，所述附加的半导体晶片具有附加的电路区域(102s)。10.根据权利要求2至9中任一项所述的方法，所述方法还包括：将所述填充体(402)从所述留空部(106a)中引出；和将所述填充体(402)引入到附加的半导体晶片(102，202)的留空部(106a)中，所述附加的半导体晶片具有附加的电路区域(102s)。11.根据权利要求1至10中任一项所述的方法，其中借助于剥离和/或借助于切削进行打薄。12.根据权利要求1至11中任一项所述的方法，其中所述加固结构(106)具有凹部(106v)，所述凹部包围所述留空部(106a)；和其中所述电路区域(102s)至少部分地设置在所述凹部(106v)中。13.根据权利要求12所述的方法，其中打薄包括机械加工，所述机械加工在所述加固结构(106)处停止。14.根据权利要求1至13中任一项所述的方法，所述方法还包括：从所述半导体晶片(102，202)移除所述加固结构(106)；和加工附加的半导体晶片(102，202)，所述附加的半导体晶片具有所述加固结构覆盖件(306)。15.根据权利要求1至14中任一项所述的方法，其中所述半导体晶片(102，202)具有衬底和在所述电路区域(102...

【专利技术属性】
技术研发人员：弗朗西斯科·哈维尔·桑托斯罗德里格斯，罗兰德·鲁普，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE