用于测试半导体组件之系统及方法技术方案

本揭露提供一种用于测试半导体组件之系统，其包含一数据产生装置、一数据测试装置、及一数据处理装置。数据处理装置经组态以传送一第一命令至数据测试装置并在传送第一命令后传送一第一响应至数据产生装置。在接收第一响应之后，数据产生装置传送一第一数据至数据处理装置。

System and method for testing semiconductor components

The disclosure provides a system for testing semiconductor components, which comprises a data generating device, a data testing device and a data processing device. The data processing device is configured to transmit a first command to the data test device and transmit a first response to the data generation device after transmitting the first command. After receiving the first response, the data generation device transmits a first data to the data processing device.

【技术实现步骤摘要】
用于测试半导体组件之系统及方法
本揭露系关于一种用于测试半导体组件之系统及一种用于测试半导体组件之方法。
技术介绍
一般而言，芯片(例如集成电路芯片)在制作完成后会进行电性测试，判定芯片是否为电性正常的良品，以确保芯片在出货时的质量。在半导体测试领域中，测试时间是自动测试中重要且影响产能的关键因素。一般而言，产能以每小时所能完成的单位数量(unitperhour)作为衡量标准。测试时间受到三种因素影响：测试方法的设计、测试程序的优化程度、以及测试系统的效能。而测试系统的效能主要取决于：硬件的执行速度、软件的执行效率、以及软硬件间沟通时间的长短。在传统的芯片测试流程中，每当硬件测试端执行完一笔测试后，必须等待测试机计算机内的应用程序编程接口(ApplicationProgrammingInterface，API)产生下一笔测试命令，并将测试命令写入机台控制单元的内存后，硬件测试端才能经由机台控制单元获得下一笔测试命令。因此，在进行大量的测试时，硬件测试端等待下一笔测试命令的时间将导致测试效率降低。为了减少软硬件间沟通时间的耗费，现有开发一种嵌入式系统测试方式，其在嵌入式系统测试流程中，所有测试程序代码皆预先烧入至硬件测试端的硬盘内，故每当硬件测试端执行完一笔测试命令后，可立即从硬件测试端的内存中撷取下一笔测试命令。然而，嵌入式系统虽能减少指令传输时间，却也带来其他的问题。随着越来越多功能嵌入至硬件中执行，造成测试流程的修改弹性变小。因为所有程序代码皆预先烧入至硬件测试端的硬盘内，当程序代码存在异常，或测试结果产生异常时，无法直接中断测试并对测试程序代码进行除错，造成了研发人员修正及调整测试程序代码的不便，因此嵌入式系统测试方式未被大量运用。故，亟需一种半导体测试系统及方法，可以改善传统芯片测试流程的效率，亦能有效率地排除测试程序之异常。
技术实现思路
本揭露之一实施例提供一种用于测试半导体组件之系统，其包含一数据产生装置、一数据测试装置、及一数据处理装置。数据处理装置经组态以传送一第一命令至数据测试装置并在传送第一命令后传送一第一响应至数据产生装置。在接收第一响应之后，数据产生装置传送一第一数据至该数据处理装置。本揭露之另一实施例提供一种用于测试半导体组件之方法，其包含提供一数据产生装置，提供一数据处理装置，及提供一数据测试装置。该方法进一步包含：由该数据处理装置在一第一时间传送一第一命令至该数据测试装置，使该数据测试装置根据该第一命令进行测试；及在该第一命令传送至该数据测试装置后，由该数据处理装置传送一第一响应至该数据产生装置。其中该数据产生装置根据所接收之该第一响应传送一第一数据至该数据处理装置。本揭露所描述的半导体测试系统及半导体测试方法可以提升半导体测试的效率，减少半导体测试系统中内存的使用量，并增加测试程序异常之排除效率。附图说明图1绘示一半导体测试系统的示意图。图2绘示本专利技术一实施例之半导体测试系统的示意图。图3绘示本专利技术一实施例之半导体测试方法的示意图。图4绘示本专利技术一实施例之半导体测试系统的示意图。图5绘示本专利技术一实施例之半导体测试方法的示意图。图6绘示本专利技术一实施例之半导体测试方法的示意图。图7绘示本专利技术一实施例之半导体测试系统的示意图。图8绘示本专利技术一实施例之半导体测试方法的示意图。图9绘示本专利技术一实施例之半导体测试系统的示意图。图10绘示本专利技术一实施例之半导体测试方法的示意图。具体实施方式本揭露提供了数个不同的实施方法或实施例，可用于实现本专利技术的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。在本文中所使用的“第一”、“第二”、“第三”以及“第四”语词系描述各种组件、组件、步骤、信号或命令，这些组件、组件、步骤、信号以或命令应不受限于这些语词。这些语词仅用于分别一组件、组件、步骤、信号或命令与另一组件、组件、步骤、信号或命令。除非内文中清楚指明，否则当于本文中使用例如“第一”、“第二”、“第三”以及“第四”语词时，并非意指序列或顺序。图1绘示一半导体测试系统之示意图。如图1所示，半导体测试系统包含测试计算机100、机台控制单元120、硬件测试机140及负载板180。测试计算机100、机台控制单元120、硬件测试机140及负载板180彼此间具有可以传输信号及指令的电连接，待测装置160则安装于负载板180上。一般言之，待测装置可为一集成电路芯片。测试计算机100包含处理器102及内存104。测试计算机100藉由安装于其上的API产生测试数据并储存于内存104中。机台控制单元120包含处理器122、内存124以及输入/输出埠126。机台控制单元120可接收来自测试计算机100之测试数据，并将测试数据处理后产生测试命令。测试命令可储存于内存124中，并经由输入/输出端口126送至硬件测试机140。硬件测试机140可包含多个用于测试半导体组件之模块。举例言之，硬件测试机140可包含直流电模块142、精确量测单元(PrecisionMeasurementUnit，PMU)144、数字模块146以及中继板148。根据所产生测试命令的内容，机台控制单元120经由输入/输出埠126将测试命令分别传送至硬件测试机140相应之模块。直流电模块142提供半导体组件直流参数的量测。举例言之，直流电模块142可以提供测试电流至待测试之半导体组件，并量测半导体组件之相应电压。或者，直流电模块142可以提供测试电压至待测试之半导体组件并量测半导体组件之相应电流。精确量测单元144亦提供半导体组件直流参数的量测。然而，相较于直流电模块142，精确量测单元144可以提供更高精准度(accuracy)的量测。一般而言，精确量测单元144系针对小电流及小电压的测试。因为其所提供之电压及电流较小，故必须具有更佳的精准度。在集成电路芯片的测试中，除了上述针对直流电的电性量测外，亦需针对集成电路芯片的不同功能进行测试。数字模块146可针对集成电路之多种数字功能进行信号的收发测试。举例言之，数字模块146可针对集成电路之数字控制I2C总线(Inter-IntegratedCircuitBus)、TTL(Transistor-transistorlogic)、SPI(SerialPeripheralInterface)以及基频的Tx/Rx进行信号收发测试。为了能进行上述测试，数字模块146除了能设定电压准位及电流值以外，还能设定信号切换频率、电压上升/下降边缘、接收/发送时间之同步等。一般而言，数字模块146可以提供之电压范围较小，大约与精确量测单元144接近。在一实施例中，数字模块146亦可提供精确量测单元144之所有功能。中继版148可提供硬件测试机140路径切换功能。在半导体组件测试中，常因成本限制或者待测装置的针脚(pin)数过多，使得硬件测试机140可用的测试频道数目不足。在此情况下必须有针脚共享相同的测试频道，便可透过中继板148进行控制切换。图2绘示本专利技术一实施例之半导体测试系统200的示意图。如图2所示，半导体测试系统200包含数据产生装置220、数据处理装置240及数据测试装置260。数据产生装置220、数据处理装置240及本文档来自技高网...

【技术保护点】
1.一种用于测试半导体组件的系统，其包含：一数据产生装置；一数据测试装置；及一数据处理装置，所述数据处理装置经组态以传送一第一命令至所述数据测试装置并在传送所述第一命令后传送一第一响应至所述数据产生装置，其中在接收所述第一响应之后，所述数据产生装置传送一第一数据至所述数据处理装置。

【技术特征摘要】
2016.12.23 TW 1051431111.一种用于测试半导体组件的系统，其包含：一数据产生装置；一数据测试装置；及一数据处理装置，所述数据处理装置经组态以传送一第一命令至所述数据测试装置并在传送所述第一命令后传送一第一响应至所述数据产生装置，其中在接收所述第一响应之后，所述数据产生装置传送一第一数据至所述数据处理装置。2.根据权利要求1所述的系统，其中其中所述数据处理装置包含：一处理器；及一第一内存；所述处理器经组态以处理所述第一数据并产生一第二命令，并将所述第二命令储存至所述第一内存中。3.根据权利要求2所述的系统，其中所述数据产生装置响应于所述第一响应以产生所述第一数据。4.根据权利要求2所述的系统，其中所述数据产生装置响应于来自所述数据处理装置之一第二响应将所述第一数据传送至所述数据处理装置。5.根据权利要求4所述的系统，其中所述数据处理装置经组态以响应于一第三响应以将储存于所述第一内存中之所述第二命令传送至所述数据测试装置。6.根据权利要求5所述的系统，其中所述第一数据之传送在所述数据处理装置接收所述第三回应之前完成。7.根据权利要求2所述的系统，其中所述数据处理装置进一步包含一缓存器；且所述数据处理装置经组态以响应于一第三响应，在处理所述第一数据之同时将所述第二命令经由所述缓存器同步传送至所述数据测试装置。8.根据权利...

【专利技术属性】
技术研发人员：孙俊宏，
申请(专利权)人：台湾福雷电子股份有限公司，
类型：发明
国别省市：中国台湾,71