一种具有直流失调校准功能的低压带隙基准电路制造技术

本发明专利技术提供一种具有直流失调校准功能的低压带隙基准电路。所述低压带隙基准电路包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其中，逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，提供给具有直流失调校准功能的放大器电路，所述放大器电路，在闭环状态下存储输入失调电压，在开环状态下进行实时校准，以保证低压带隙基准电路输出参考电压VREF的精确度。与现有的低压带隙基准电路相比，本发明专利技术低压带隙基准电路的代价仅为两个外部数字信号，以及少量的额外器件和功耗，即能够消除放大器电路失调电压的影响，以保证低压带隙基准电路输出参考电压VREF的精确度。

【技术实现步骤摘要】
一种具有直流失调校准功能的低压带隙基准电路
本专利技术属于模拟集成电路领域，涉及一种具有直流失调校准功能的低压带隙基准电路。
技术介绍
互补金属-氧化物半导体（CMOS）工艺的日益发展为片上系统（SOC）的全集成以及混合信号电路设计提供了有力的技术支持。低压带隙基准电路是全集成芯片的一个重要基本电路，为芯片中的其他电路提供不随工艺、电源电压和温度变化的参考电压。参考电压的精确度会影响整个芯片的功能和性能，尤其是在涉及到模数转化器（ADC）和数模转化器（DAC）的系统应用，对参考电压的精确度要求比较高。在现有的低压带隙基准电路中，影响输出参考电压精确度的主要有两个方面的因素，一个因素是放大器电路的输入失调电压，另一个因素是三极管主支路电流镜的失配。然而随着金属-氧化物半导体（MOS）晶体管的特征频率不断提高，芯片的电源电压逐渐下降，可提供给主支路电流镜的电压裕度受到低电源电压的限制。而且，采用共源共栅电流镜技术来降低电流镜的失配不适用于低压结构。因此，在低压带隙基准电路中，如何降低放大器电路的输入失调电压对输出电压的影响，成为了更为严峻的设计挑战。如图1所示，为现有的低压带隙基准电路。其中，PMOS管P1、P2和P3具有相同的尺寸，构成1:1:1的电流镜，I1=I2=I3，电阻R1=R2；考虑带输入失调电压VOS的非理想放大器电路A1的“虚短”特性，有：(1)从而PNP三极管PNP1与PNP2的发射集电压之差为：(2)PNP三极管PNP1与PNP2的发射集电流之比为：(3)PNP三极管的电压与电流关系为：(4)PNP三极管PNP1与PNP2的面积比为1:N，则：(5)由I3=I2=IE2+IR2可知，输出参考电压为：(6)(7)在(7)式中，VEB1与温度成反比，而VT与温度成正比，VOS可正可负，随温度的变化而随机变化。通过设置VT的系数R2/R3*ln(N)，可以将负温度系数电压VEB1和正温度系数电压R2/R3*ln(N)*VT进行补偿，若忽略VOS的影响，则能够得到与温度无关的参考电压VREF。补偿系数R2/R3*ln(N)根据VEB1的温度系数确定，这个值完全由工艺决定。在标准CMOS工艺中，补偿后的VEB1+R2/R3*ln(N)*VT约为1.2V。因此，上式右边第一项的相乘因子R4/R2约为VREF与1.2V的比值，这个因子由系统对参考电压取值的需求决定。从(7)式可以看出，R2/R3*VOS叠加在补偿后约为1.2V的电压(VEB1+R2/R3*ln(N)*VT)上，造成输出电压的随机失配。为了减小输出电压随机失配的影响，目前业界已有的技术有如下几类：1、采用两对PNP三极管，则(7)中的VEB1和VT的系数均变为原来的两倍，而VOS的系数不变，等效于将VOS的影响降低为原来的一半。这种技术要求的最小电源电压为2VEB再叠加电流镜的电压裕度，在低温下达到1.8V以上，因此这种技术不适用于低压带隙基准电路；2、用面积比为M:1的一对NPN型三极管代替放大器电路中的对称MOS输入差分对，这种做法等效于增大ln(N)，从而可减小R2/R3，降低放大器电路输入失调电压VOS对输出电压的影响。然而NPN三极管不是标准CMOS工艺的器件，导致这种技术的工艺兼容性受限；3、在放大器电路的输入端、输出端和放大器电路内部增加多个由双相时钟控制的开关，在两个时钟相位内，VOS对输出电压分别呈现正的和负的影响。在参考电压的输出端串联一个低通滤波器将VOS的影响滤除后，可以得到低失调的输出参考电压。但是额外的低通滤波器会增大电路的面积；4、将放大器电路的输入失调电压转化为失调电流信号，再将失调电流信号镜像到输出支路，对输出电流进行补偿。但整个补偿电路工作在开环状态，失调电流信号的转化过程和镜像过程均可能引入新的输出失调电压。
技术实现思路
针对上述现有技术中存在的不足，本专利技术的目的是提出一种适用于低电源电压，具有直流失调校准功能的低压带隙基准电路，其中的放大器电路受外部数字信号控制，在闭环状态下存储输入失调电压，在开环状态下进行实时校准，以保证低压带隙基准电路输出参考电压的精确度，而且其输出端无需额外的低通滤波器。为了达到上述技术目的，本专利技术所采用的技术方案是：一种具有直流失调校准功能的低压带隙基准电路，包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其中，所述PNP三极管包括第一PNP三极管和第二PNP三极管，第一PNP三极管与第二PNP三极管的尺寸比例为1：N，第一PNP三极管与第二PNP三极管的基级相连并接地，第一PNP三极管与第二PNP三极管的集电极相连并接地；所述电阻包括第一电阻、第二电阻、第三电阻和第四电阻，第一电阻与第二电阻大小相等，第一电阻的一端接地，另一端接第一PNP三极管的发射极，第二电阻的一端接地，另一端接第三电阻的一端，第三电阻的另一端接第二PNP三极管的发射极，第四电阻的一端接地，另一端接参考电压输出端；所述PMOS晶体管包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜电路，电流比例为1:1:1，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端相连并接至放大器电路的输出端，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的漏端相连并接至电源电压VDD，第一PMOS晶体管的漏端连接第一PNP三极管的发射极，第二PMOS晶体管的漏端连接第二电阻与第三电阻的中间节点，第二PMOS晶体管的漏端连接第四电阻的一端；所述NMOS晶体管包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；所述放大器电路由折叠共源共栅放大器、差分校准输入电路和偏置电压产生电路构成，具有直流失调校准功能，所述放大器电路的反相输入端连接第一PNP三极管的发射极，所述放大器电路的正向输入端连接第二电阻与第三电阻的中间节点，所述放大器电路的输出端连接第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端，所述放大器电路的三个数字输入端均连接逻辑电路；所述逻辑电路由一个二输入与非门和三个反相器构成，所述逻辑电路连接至电源电压VDD和地，其使能输入端和时钟输入端都来自低压带隙基准电路的外部信号，所述逻辑电路的三个数字输出端均连接所述放大器电路，所述逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，都提供给放大器电路，外部使能信号初始状态为低电平，经过启动时间后翻转为高电平，进入低压带隙基准电路的校准时间；所述启动电路连接至电源电压VDD和地，以及第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端；所述开关包括第一开关、第二开关、第三开关、第四开关和第五开关；在低压带隙基准电路的启动时间内，外部时钟信号被屏蔽，第二内部信号被置为高电平，第三内部信号被置为低电平；在低压带隙基准电路的校准时间，第二内部信号始终保持与外部时钟信号信号反相，第三内部信本文档来自技高网...

【技术保护点】
1.一种具有直流失调校准功能的低压带隙基准电路，包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其特征在于，所述PNP三极管包括第一PNP三极管和第二PNP三极管，第一PNP三极管与第二PNP三极管的尺寸比例为1：N，第一PNP三极管与第二PNP三极管的基级相连并接地，第一PNP三极管与第二PNP三极管的集电极相连并接地；所述电阻包括第一电阻、第二电阻、第三电阻和第四电阻，第一电阻与第二电阻大小相等，第一电阻的一端接地，另一端接第一PNP三极管的发射极，第二电阻的一端接地，另一端接第三电阻的一端，第三电阻的另一端接第二PNP三极管的发射极，第四电阻的一端接地，另一端接参考电压输出端；所述PMOS晶体管包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜电路，电流比例为1:1:1，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端相连并接至放大器电路的输出端，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的漏端相连并接至电源电压VDD，第一PMOS晶体管的漏端连接第一PNP三极管的发射极，第二PMOS晶体管的漏端连接第二电阻与第三电阻的中间节点，第二PMOS晶体管的漏端连接第四电阻的一端；所述NMOS晶体管包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；所述放大器电路由折叠共源共栅放大器、差分校准输入电路和偏置电压产生电路构成，具有直流失调校准功能，所述放大器电路的反相输入端连接第一PNP三极管的发射极，所述放大器电路的正向输入端连接第二电阻与第三电阻的中间节点，所述放大器电路的输出端连接第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端，所述放大器电路的三个数字输入端均连接逻辑电路；所述逻辑电路由一个二输入与非门和三个反相器构成，所述逻辑电路连接至电源电压VDD和地，其使能输入端和时钟输入端都来自低压带隙基准电路的外部信号，所述逻辑电路的三个数字输出端均连接所述放大器电路，所述逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，都提供给放大器电路，外部使能信号初始状态为低电平，经过启动时间后翻转为高电平，进入低压带隙基准电路的校准时间；所述启动电路连接至电源电压VDD和地，以及第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端；所述开关包括第一开关、第二开关、第三开关、第四开关和第五开关；在低压带隙基准电路的启动时间内，外部时钟信号被屏蔽，第二内部信号被置为高电平，第三内部信号被置为低电平；在低压带隙基准电路的校准时间，第二内部信号始终保持与外部时钟信号信号反相，第三内部信号始终保持与外部时钟信号信号同相，外部使能信号始终为高电平，当第二内部信号受外部时钟信号控制而周期性翻转时，第三内部信号始终保持与第二内部信号反相；在低压带隙基准电路的校准时间里，当第三内部信号为高电平，第二内部信号为低电平时，第一开关、第三开关、第五开关断开，第二开关和第四开关闭合，放大器电路工作在闭环状态，此时，第一NMOS晶体管和第二NMOS晶体管之间的失调电压被转化为失调电流，注入第一PMOS晶体管和第三PMOS晶体管之间的节点，以及注入第二PMOS晶体管和第四PMOS晶体管之间的节点，进一步产生输出电压VOUT，输出电压VOUT通过第四开关给第二电容充电，此时，第三开关断开，偏置电压的值被第一电容保持，不再受输出电压VOUT的影响，低压带隙基准电路除放大器电路以外的其它部分工作点保持不变，从而低压带隙基准电路的输出参考电压VREF被维持，输出电压VOUT与偏置电压之间的差值被差分校准输入电路转化为差分补偿电流，以反馈的形式注入第一PMOS晶体管和第三PMOS晶体管之间的节点，以及注入第二PMOS晶体管和第四PMOS晶体管之间的节点，对输出电压VOUT进行调节，以存储第一NMOS晶体管和第二NMOS晶体管之间的失调电压信息；在低压带隙基准电路的校准时间里，当第二内部信号为高电平，第三内部信号为低电平时，第一开关和第三开关闭合，第二开关、第四开关和第五开关断开，折叠共源共栅放大器和差分校准输入电路工作在开环状态，共同决定折叠共源共栅放大器的输出电压VOUT，第二开关断开，第一NMOS晶体管的栅端通过第一开关连接至低压带隙基准电路第二电阻与第三电阻的中间节点，折叠共源共栅放大器输出电压VOUT，此时，放大器电路通过反馈作用对带隙基准的工作点进行钳制，使得第一NMOS晶...

【技术特征摘要】
1.一种具有直流失调校准功能的低压带隙基准电路，包括PNP三极管、电阻、PMOS晶体管、NMOS晶体管、放大器电路、逻辑电路、启动电路和开关，其特征在于，所述PNP三极管包括第一PNP三极管和第二PNP三极管，第一PNP三极管与第二PNP三极管的尺寸比例为1：N，第一PNP三极管与第二PNP三极管的基级相连并接地，第一PNP三极管与第二PNP三极管的集电极相连并接地；所述电阻包括第一电阻、第二电阻、第三电阻和第四电阻，第一电阻与第二电阻大小相等，第一电阻的一端接地，另一端接第一PNP三极管的发射极，第二电阻的一端接地，另一端接第三电阻的一端，第三电阻的另一端接第二PNP三极管的发射极，第四电阻的一端接地，另一端接参考电压输出端；所述PMOS晶体管包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜电路，电流比例为1:1:1，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端相连并接至放大器电路的输出端，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的漏端相连并接至电源电压VDD，第一PMOS晶体管的漏端连接第一PNP三极管的发射极，第二PMOS晶体管的漏端连接第二电阻与第三电阻的中间节点，第二PMOS晶体管的漏端连接第四电阻的一端；所述NMOS晶体管包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；所述放大器电路由折叠共源共栅放大器、差分校准输入电路和偏置电压产生电路构成，具有直流失调校准功能，所述放大器电路的反相输入端连接第一PNP三极管的发射极，所述放大器电路的正向输入端连接第二电阻与第三电阻的中间节点，所述放大器电路的输出端连接第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端，所述放大器电路的三个数字输入端均连接逻辑电路；所述逻辑电路由一个二输入与非门和三个反相器构成，所述逻辑电路连接至电源电压VDD和地，其使能输入端和时钟输入端都来自低压带隙基准电路的外部信号，所述逻辑电路的三个数字输出端均连接所述放大器电路，所述逻辑电路将外部使能信号和外部时钟信号转换为第一内部信号、第二内部信号和第三内部信号，都提供给放大器电路，外部使能信号初始状态为低电平，经过启动时间后翻转为高电平，进入低压带隙基准电路的校准时间；所述启动电路连接至电源电压VDD和地，以及第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的栅端；所述开关包括第一开关、第二开关、第三开关、第四开关和第五开关；在低压带隙基准电路的启动时间内，外部时钟信号被屏蔽，第二内部信号被置为高电平，第三内部信号被置为低电平；在低压带隙基准电路的校准时间，第二内部信号始终保持与外部时钟信号信号反相，第三内部信号始终保持与外部时钟信号信号同相，外部使能信号始终为高电平，当第二内部信号受外部时钟信号控制而周期性翻转时，第三内部信...

【专利技术属性】
技术研发人员：况立雪，豆玉娇，朱永成，孙志亮，霍俊杰，
申请(专利权)人：北京同方微电子有限公司，
类型：发明
国别省市：北京,11