一种可配置的存储器内建自测试电路制造技术

本实用新型专利技术属于计算机技术领域，提供一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、响应分析模块8。本实用新型专利技术通过对所测试CPU核的个数、缓存深度等进行可配置性设计，可适合不同型号的CPU缓存。提供可配置的超时错误和对比结果错误输出接口，测试过程可控性强。通过快速测试模式，可以减少测试时间。通过超时检测机制，可以解决所测存储器无应答时，测试无效的问题。

A configurable memory built-in self testing circuit

The utility model, which belongs to the field of computer technology, provides a configurable memory built-in self testing circuit, including configuration and start up module 1, timeout detection module 2, control module 3, control signal buffer module 4, test vector generating module 5, and response analysis module 8. The utility model can be configured according to the number of tested CPU cores, the depth of cache, and so on, which is suitable for different types of CPU caching. Provide configurable timeout error and contrast result error output interface. The test process is controllable. The test time can be reduced by fast testing mode. The timeout detection mechanism can solve the problem of invalid test when the memory is not responding.

【技术实现步骤摘要】
一种可配置的存储器内建自测试电路
本专利技术属于计算机
，涉及一种可配置的存储器内建自测试电路。
技术介绍
存储器内建自测试电路，是在存储器中植入测试图形发生电路、时序电路、模式选择电路和调试测试电路，从而进行自我测试。当所测存储器无应答时，测试结果无效。传统的做法是直接给出测试结果错误，造成测试可靠性差。测试过程中不可配置，可控性差。
技术实现思路
专利技术目的：本专利技术的主要目的是提供一种可配置的存储器内建自测试电路，为嵌入式存储器的测试提供一种超时检测机制的可配置的内建自测试电路，为存储器的测试提供一种灵活，可靠的解决方案，为同类产品的开发提供指导。技术方案：一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、响应分析模块8；配置与启动模块1，与控制模块3和外部待测存储器相连，接收来自外部的MBIST启动信号和待测存储器的Ack信号，输出配置信息和测试启动信号到控制模块3；超时检测模块2，与外部待测存储器相连；通过检测来自外部的MBIST启动信号和待测存储器的Ack信号，输出超时错误信号到外部；控制模块3，与配置与启动模块1、控制信号缓冲模块4和测试向量产生模块5相连；输入为来自配置与启动模块1的配置信息和测试启动信号，和来自测试向量产生模块5的测试进程信息；测试启动信号用于状态机的初始化，通过测试进程信息获取当前状态机的状态，根据配置信息，产生下一时钟周期的状态机状态，产生相应的控制信号，输出到控制信号缓冲模块4；控制信号缓冲模块4与控制模块3和测试向量产生模块5相连；输入为来自控制模块3的控制信号，缓存一个时钟周期后，输出到测试向量产生模块5；测试向量产生模块5与控制模块3、控制信号缓冲模块4和外部待测存储器相连；输入为来自控制信号缓冲模块4的控制信号，产生测试进程信息，输出到控制模块3；产生测试向量，到外部待测存储器；响应分析模块8与测试向量产生模块5和外部待测存储器相连；输入为来自测试向量产生模块5的测试向量和来自外部待测存储器的读出数据；通过对比两者结果，产生比较结果信号，输出到外部。测试向量产生模块5包括：向量产生单元6、快速测试向量产生单元7、来自控制信号缓冲模块4的控制信号控制MUX选择向量产生单元6或者快速测试向量产生单元7产生测试进程信息到外部待测存储器；其中，向量产生单元6产生普通测试进程信息，快速测试向量产生单元7产生快速测试进程信息。有益效果：本专利技术提供的一种可配置的存储器内建自测试电路，通过对所测试CPU核的个数、缓存深度等进行可配置性设计，可适合不同型号的CPU缓存。提供可配置的超时错误和对比结果错误输出接口，测试过程可控性强。通过快速测试模式，可以减少测试时间。通过超时检测机制，可以解决所测存储器无应答时，测试无效的问题。附图说明图1是本专利技术一种可配置的存储器内建自测试电路的架构示意图。具体实施方式下面结合附图和实施例对本专利技术做进一步描述：如图1所示，一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、向量产生单元6、快速测试向量产生单元7、响应分析模块8。配置与启动模块1与控制模块3和外部待测存储器相连。接收来自外部的MBIST启动信号和待测存储器的Ack信号。根据实际需求，通过不同的宏定义产生相应的配置信息，当外部的MBIST启动信号和待测存储器的Ack信号均有效时，产生测试启动信号。输出配置信息和测试启动信号到控制模块3。超时检测模块2与外部待测存储器相连。输入为来自外部的MBIST启动信号和待测存储器的Ack信号。通过一个可配置的计数器来检测外部的MBIST启动信号有效后，等待待测存储器的Ack信号的时间，产生超时错误信号。输出超时错误信号到外部。控制模块3与配置与启动模块1、控制信号缓冲模块4和测试向量产生模块5相连。输入为来自配置与启动模块1的配置信息和测试启动信号，和来自测试向量产生模块5的测试进程信息。产生相应的控制信号，输出到控制信号缓冲模块4。控制信号缓冲模块4与控制模块3和测试向量产生模块5相连。输入为来自控制模块3的控制信号。缓存一个时钟周期后，输出到测试向量产生模块5。测试向量产生模块5与控制模块3、控制信号缓冲模块4和外部待测存储器相连。输入为来自控制信号缓冲模块4的控制信号。产生测试进程信息，输出到控制模块3，产生测试向量，到外部待测存储器。测试向量产生模块5包括：向量产生单元6、快速测试向量产生单元7、来自控制信号缓冲模块4的控制信号控制MUX选择向量产生单元6或者快速测试向量产生单元7产生测试进程信息到外部待测存储器；其中，向量产生单元6产生普通测试进程信息，快速测试向量产生单元7产生快速测试进程信息。向量产生单元6和快速测试向量产生单元7为测试向量产生模块5的两套测试向量产生电路。其中快速测试向量产生单元7通过对地址移位的方式快速进行测试向量的产生。响应分析模块8与测试向量产生模块5和外部待测存储器相连。输入为来自测试向量产生模块5的测试向量和来自外部待测存储器的读出数据。通过对比两者结果，产生比较结果信号，输出到外部。最后应说明的是：以上实施例仅用以说明本专利技术的技术方案，而非对其限制；尽管参照前述实施例对本专利技术进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本专利技术各实施例技术方案的精神和范围。本文档来自技高网...

【技术保护点】
1.一种可配置的存储器内建自测试电路，其特征在于：包含配置与启动模块(1)、超时检测模块(2)、控制模块(3)、控制信号缓冲模块(4)、测试向量产生模块(5)、响应分析模块(8)；配置与启动模块(1)，与控制模块(3)和外部待测存储器相连，接收来自外部的MBIST启动信号和待测存储器的Ack信号，输出配置信息和测试启动信号到控制模块(3)；超时检测模块(2)，与外部待测存储器相连；通过检测来自外部的MBIST启动信号和待测存储器的Ack信号，输出超时错误信号到外部；控制模块(3)，与配置与启动模块(1)、控制信号缓冲模块(4)和测试向量产生模块(5)相连；输入为来自配置与启动模块(1)的配置信息和测试启动信号，和来自测试向量产生模块(5)的测试进程信息；测试启动信号用于状态机的初始化，通过测试进程信息获取当前状态机的状态，根据配置信息，产生下一时钟周期的状态机状态，产生相应的控制信号，输出到控制信号缓冲模块(4)；控制信号缓冲模块(4)与控制模块(3)和测试向量产生模块(5)相连；输入为来自控制模块(3)的控制信号，缓存一个时钟周期后，输出到测试向量产生模块(5)；测试向量产生模块(5)与控制模块(3)、控制信号缓冲模块(4)和外部待测存储器相连；输入为来自控制信号缓冲模块(4)的控制信号，产生测试进程信息，输出到控制模块(3)；产生测试向量，到外部待测存储器；响应分析模块(8)与测试向量产生模块(5)和外部待测存储器相连；输入为来自测试向量产生模块(5)的测试向量和来自外部待测存储器的读出数据；通过对比两者结果，产生比较结果信号，输出到外部。...

【技术特征摘要】
1.一种可配置的存储器内建自测试电路，其特征在于：包含配置与启动模块(1)、超时检测模块(2)、控制模块(3)、控制信号缓冲模块(4)、测试向量产生模块(5)、响应分析模块(8)；配置与启动模块(1)，与控制模块(3)和外部待测存储器相连，接收来自外部的MBIST启动信号和待测存储器的Ack信号，输出配置信息和测试启动信号到控制模块(3)；超时检测模块(2)，与外部待测存储器相连；通过检测来自外部的MBIST启动信号和待测存储器的Ack信号，输出超时错误信号到外部；控制模块(3)，与配置与启动模块(1)、控制信号缓冲模块(4)和测试向量产生模块(5)相连；输入为来自配置与启动模块(1)的配置信息和测试启动信号，和来自测试向量产生模块(5)的测试进程信息；测试启动信号用于状态机的初始化，通过测试进程信息获取当前状态机的状态，根据配置信息，产生下一时钟周期的状态机状态，产生相应的控制信号，输出到控制信号缓冲模块(4)；控制信号缓冲模块(4)与控制模块(3)和测...

【专利技术属性】
技术研发人员：杨海波，王玉欢，王泉，黎小玉，霍卫涛，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：新型
国别省市：陕西,61