静态随机存取存储器件制造技术

本发明专利技术的实施例提供了一种包括静态随机存取存储(SRAM)器件的半导体器件，包括：第一SRAM阵列，包括布置为矩阵的第一多个位单元；第二SRAM阵列，包括布置为矩阵的第二多个位单元；以及多个邻接的伪单元，设置在第一SRAM阵列与第二SRAM阵列之间。多个邻接的伪单元中的每一个都包括多个伪栅电极层和多个伪接触件。半导体器件还包括从第一SRAM阵列连续延伸至第二SRAM阵列的第一类阱。第一类阱与多个伪接触件的部分直接接触。

【技术实现步骤摘要】
静态随机存取存储器件
本专利技术的实施例涉及半导体器件，更具体地，涉及静态随机存取存储(SRAM)器件。
技术介绍
SRAM阵列(或宏)通常使用围绕存储数据的位单元的阵列的边缘/带单元，与没有边缘/带单元的SRAM阵列相比，使得SRAM阵列的最外部位单元可以具有与其内部位单元类似的环境，由此不管SRAM阵列中的位单元的位置如何，都创建位单元的更统一的操作。形成存储器件的SRAM阵列通常需要邻近的SRAM阵列之间的保留区域，以将邻近的SRAM阵列彼此分离以用于集成目的。保留区域也可以用于设计规则检查目的。如果在两个直接邻近的SRAM阵列之间没有形成保留区域或者没有形成足够的保留区域，则SRAM阵列可能会违反设计规则或具有工艺裕度问题。另一方面，如果保留区域占据相对较大的面积，则保留区域可能消耗整个空间中可用于制造存储器件的很大部分，并且因此将限制缩放能力。
技术实现思路
根据本专利技术的一个方面，提供了一种包括静态随机存取存储(SRAM)器件的半导体器件，包括：第一SRAM阵列，包括布置为矩阵的第一多个位单元；第二SRAM阵列，包括布置为矩阵的第二多个位单元；以及多个邻接的伪单元，设置在所述第一SRAM阵列与所述第二SRAM阵列之间，其中：所述多个邻接的伪单元中的每一个都包括：多个伪栅电极层；和多个伪接触件，并且所述半导体器件还包括从所述第一SRAM阵列连续延伸至所述第二SRAM阵列的第一类阱，所述第一类阱与所述多个伪接触件的部分直接接触。根据本专利技术的另一个方面，提供了一种存储器件，包括：第一外围电路和第二外围电路；包括第一多个位单元的第一阵列和包括第二多个位单元的第二阵列，所述第一阵列和所述第二阵列设置在所述第一外围电路与所述第二外围电路之间，其中，所述第一多个位单元的位线电连接至所述第一外围电路，并且所述第二多个位单元的位线电连接至所述第二外围电路；以及多个邻接的伪单元，设置在所述第一阵列与所述第二阵列之间，其中：所述多个邻接的伪单元包括：多个伪栅电极层；多个伪接触件；和第一类阱，物理连接至形成在所述第一阵列中的第一类阱和形成在所述第二阵列中的第一类阱，并且与所述多个伪接触件的部分直接接触，并且所述多个伪栅电极层以及所述第一多个位单元和所述第二多个位单元的栅电极由相同的材料形成，并且所述多个伪接触件以及所述第一多个位单元和所述第二多个位单元的接触件由相同的材料形成。根据本专利技术的又一个方面，提供了一种存储器件，包括：第一多个位单元，连续布置在列方向上；以及第二多个位单元，连续布置在所述列方向上并且在所述列方向上与所述第一多个位单元对准，其中：所述第一多个位单元和所述第二多个位单元通过包括一个或多个伪栅电极层和一个或多个伪接触件的邻接的伪单元彼此间隔开，并且所述一个或多个伪栅电极层和每一个位单元中的栅电极层由相同的材料形成并且形成在同一层级上，并且所述一个或多个伪接触件和每一个位单元中的接触件由相同的材料形成并且形成在同一层级上，所述存储器件还包括在位于所述伪栅电极层的层级上面的层级上设置的金属层，所述金属层电连接至每一个位单元的栅电极层并且与所述邻接的伪单元的所述一个或多个伪栅电极层电隔离。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1示出静态随机存取存储器(SRAM)的示例性电路图。图2示出电路图在图1中示出的SRAM单元的示例性简化布局。图3示出另一种类型的静态随机存取存储器(SRAM)单元的示例性电路图。图4示出电路图在图3中示出的SRAM单元的示例性简化布局。图5示出SRAM器件的示例性竖直配置。图6示出根据本公开的实施例的SRAM器件的示意性布局。图7示出图6中的区域R1的放大视图。图8示出SRAM阵列的示例性N型阱带单元和P型阱带单元。图9A示出区域R1的另一放大视图。图9B示出除了附加地示出第一金属层及其上方之外与图9A相同的布局。图10A示出区域R1的另一放大视图。图10B示出除了附加地示出第一金属层及其上方之外与图10A相同的布局。具体实施方式以下公开内容提供了许多不同实施例或示例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个示例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。在本专利技术中，考虑或不考虑制造期间发生的工艺误差/变化，在一个方向上延伸的层、图案、诸如位线、字线和电源线的线或结构意味着在延伸的一个方向上的层、图案、线或结构的尺寸大于在与延伸的一个方向垂直的另一方向上的另一尺寸。在本专利技术中，除非明确地描述，延伸层、图案、线或结构意味着在考虑或不考虑制造中的工艺误差/变化的情况下，单向地延伸层、图案、线(包括位线或字线)。也就是说，除非明确地描述，延伸层、图案、线或结构意味着在考虑或不考虑工艺误差/变化的情况下，形成具有相同宽度的层、图案、线或结构。应当理解，在本专利技术中，一个图案(或一个方向)垂直或基本垂直于另一图案(或另一方向)意味着两个图案(或两个方向)彼此垂直，或者在考虑或不考虑制造工艺中的误差/变化的情况下两个图案(或两个方向)彼此垂直。应当理解，在本专利技术中，一个图案(或一个方向)平行或基本平行于另一图案(或另一方向)意味着两个图案(或两个方向)彼此平行，或者在考虑或不考虑制造工艺中的误差/变化的情况下，两个图案(或两个方向)彼此平行。在本专利技术中，应当理解，当另一存储单元沿存储单元的公共边界紧邻存储单元设置时，连续地形成该存储单元的接触或跨越该存储单元的边界的相应层。换句话说，存储单元的相应层和邻近的存储单元的与相应层对应的另一层形成单个连续层。图1示出静态随机存取存储器(SRAM)单元10的示例性电路图。SRAM单元10包括交叉耦合的第一和第二反相器INV1和INV2以及第一和第二传输门晶体管PG1和PG2。传输门晶体管PG1和PG2的源电极分别耦合至第一位线BL和第二位线BLB，第二位线BLB承载与由第一位线BL承载的数据互补的数据，以及传输门晶体管PG1和PG2的栅电极层耦合至字线WL。第一传输门晶体管PG1的漏电极、第一反相器INV1的输出端和第二反相器INV2的输入端在第一局部连接电极ND11处彼此耦合。第二传输门晶体管PG2的漏电极、第一反相器INV1的输入端和第二反相器INV2的输出端在第二局部连接电极ND12处彼此耦合。交叉本文档来自技高网...

【技术保护点】
一种包括静态随机存取存储(SRAM)器件的半导体器件，包括：第一SRAM阵列，包括布置为矩阵的第一多个位单元；第二SRAM阵列，包括布置为矩阵的第二多个位单元；以及多个邻接的伪单元，设置在所述第一SRAM阵列与所述第二SRAM阵列之间，其中：所述多个邻接的伪单元中的每一个都包括：多个伪栅电极层；和多个伪接触件，并且所述半导体器件还包括从所述第一SRAM阵列连续延伸至所述第二SRAM阵列的第一类阱，所述第一类阱与所述多个伪接触件的部分直接接触。

【技术特征摘要】
2016.11.29 US 62/427,715;2017.10.18 US 15/787,1921.一种包括静态随机存取存储(SRAM)器件的半导体器件，包括：第一SRAM阵列，包括布置为矩阵的第一多个位单元；第二SRAM阵列，包括布置为矩阵的第二多个位单元；以及多个邻接的伪单元，设置在所述第一SRAM阵列与所述第二SRAM阵列之间，其中：所述多个邻接的伪单元中的每一个都包括：多个伪栅电极层；和多个伪接触件，并且所述半导体器件还包括从所述第一SRAM阵列连续延伸至所述第二SRAM阵列的第一类阱，所述第一类阱与所述多个伪接触件的部分直接接触。2.根据权利要求1所述的半导体器件，其中：所述第一SRAM阵列和所述第二SRAM阵列在第一方向上彼此对准，并且在所述多个邻接的伪单元中，所述多个伪接触件和所述多个伪栅电极层在所述第一方向上交替布置。3.根据权利要求2所述的半导体器件，其中，所述多个伪接触件中的在与所述第一方向垂直的第二方向上彼此对准的两个或更多个伪接触件彼此间隔开，并且所述多个伪栅电极层中的在所述第二方向上彼此对准的伪栅电极层彼此间隔开。4.根据权利要求2所述的半导体器件，其中，所述多个伪接触件中的至少一个在与所述第一方向垂直的第二方向上连续延伸跨越所述多个邻接的伪单元。5.根据权利要求4所述的半导体器件，其中，在所述多个邻接的伪单元中，所述多个伪栅电极层中的在所述第二方向上彼此对准的伪栅电极层彼此间隔开。6.根据权利要求1所述的半导体器件，其中：所述第一SRAM阵列还包括位于所述第一多个位单元的相对两侧上的第一多个边缘伪单元和为所述第一多个位单元提供固定电位的第一阱带单元，所述第二SRAM阵列还包括位于所述第二多个位单元的相对两侧上的第二多个边缘伪单元和为所述第二多个位单元提供固定电位的第二阱带单元，并且所述多个邻接的伪单元设置在所述第一阱带单元与所述第二阱带单元之间。7.一种存...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71