SRAM器件及其制造方法技术

一种SRAM器件及其制造方法，制造方法包括：在上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在栅介质层上形成第一功函数层；刻蚀去除下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，第二功函数层的材料为P型功函数材料；刻蚀去除下拉晶体管区的第二功函数层；在上拉晶体管区的第二功函数层顶部上、上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上、以及下拉晶体管区的栅介质层上形成第三功函数层，第三功函数层的材料为N型功函数材料；在第三功函数层上形成栅电极层。本发明专利技术改善了上拉晶体管与下拉晶体管之间的电学参数失配，优化了形成的SRAM器件的电学性能。

【技术实现步骤摘要】
SRAM器件及其制造方法
本专利技术涉及半导体制造
，特别涉及一种SRAM器件及其制造方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式半导体器件来说，其通常分为逻辑区和存储区，逻辑区通常包括逻辑器件，存储区则包括存储器件。随着存储技术的发展，出现了各种类型的半导体存储器，例如静态随机随机存储器(SRAM，StaticRandomAccessMemory)、动态随机存储器(DRAM，DynamicRandomAccessMemory)、可擦除可编程只读存储器(EPROM，ErasableProgrammableRead-OnlyMemory)、电可擦除可编程只读存储器(EEPROM，ElectricallyErasableProgrammableRead-Only)和闪存(Flash)。由于静态随机存储器具有低功耗和较快工作速度等优点，使得静态随机存储器及其形成方法受到越来越多的关注。然而，现有技术形成的SRAM器件的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种SRAM器件及其制造方法，改善形成的SRAM器件的电学性能。为解决上述问题，本专利技术提供一种SRAM器件的制造方法，包括：提供基底，所述基底包括相邻接的上拉晶体管区以及下拉晶体管区；在所述上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在所述栅介质层上形成第一功函数层，所述第一功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第二功函数层；在所述上拉晶体管区的第二功函数层顶部上、上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上、以及所述下拉晶体管区上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。可选的，在刻蚀去除所述下拉晶体管区的第二功函数层后，剩余第一功函数层以及剩余第二功函数层在所述上拉晶体管区与下拉晶体管区相邻接处的侧壁齐平。可选的，所述第一功函数层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；所述第二功函数层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；所述第三功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或多种。可选的，所述第一功函数层的厚度为10埃～30埃；所述第二功函数层的厚度为5埃～30埃；所述第三功函数层的厚度为20埃～70埃。可选的，在形成所述栅介质层之后、形成所述第一功函数层之前，还包括：在所述栅介质层上形成保护层。可选的，形成所述保护层的工艺步骤包括：在所述栅介质层上形成盖帽层；在所述盖帽层上形成刻蚀停止层，且所述刻蚀停止层的材料与所述第一功函数层的材料不同。可选的，所述盖帽层的材料为TiN；所述刻蚀停止层的材料为TaN。可选的，在形成所述第三功函数层的工艺步骤中，在所述下拉晶体管区的保护层上形成所述第三功函数层。可选的，所述基底还包括通道栅晶体管区；在形成所述栅介质层以及保护层的工艺步骤中，还在所述通道栅晶体管区的部分基底上形成栅介质层以及位于栅介质层上的保护层；在形成所述第一功函数层的工艺步骤中，还在所述通道栅晶体管区上形成第一功函数层；在形成所述第二功函数层的工艺步骤中，还在所述通道栅晶体管区上形成所述第二功函数层；在形成所述第三功函数层的工艺步骤中，还在所述通道栅晶体管区上形成所述第三功函数层。可选的，在形成所述第二功函数层之前，刻蚀去除所述通道栅晶体管区的第一功函数层以及保护层；在形成所述第二功函数层的工艺步骤中，在所述通道栅晶体管区的栅介质层上形成第二功函数层。可选的，先刻蚀去除所述下拉晶体管区的第一功函数层，后刻蚀去除所述通道栅晶体管区的第一功函数层以及保护层。可选的，所述栅介质层包括界面层以及位于所述界面层上的高k栅介质层。可选的，所述下拉晶体管区包括第一下拉晶体管区以及第二下拉晶体管区，其中，所述第一下拉晶体管区与所述上拉晶体管区相邻接。本专利技术还提供一种SRAM器件，包括：基底，所述基底包括相邻接的上拉晶体管区以及下拉晶体管区；位于所述上拉晶体管区以及下拉晶体管区的部分基底上的栅介质层；位于所述上拉晶体管区的栅介质层上的第一功函数层以及位于所述第一功函数层上的第二功函数层，所述第一功函数层以及第二功函数层的材料均为P型功函数材料；位于所述上拉晶体管区的第二功函数层顶部以及侧壁上、所述上拉晶体管区的第一功函数层侧壁上、以及所述下拉晶体管区的栅介质层上的第三功函数层，所述第三功函数层的材料为N型功函数材料；位于所述第三功函数层上的栅电极层。可选的，所述第一功函数层以及第二功函数层在所述上拉晶体管与区下拉晶体管区相邻接处的侧壁齐平。可选的，所述SRAM器件还包括：位于所述上拉晶体管区的栅介质层与第一功函数层之间的保护层，且所述保护层还位于所述下拉晶体管区的栅介质层与所述第三功函数层之间。可选的，所述基底还包括通道栅晶体管区；其中，所述栅介质层还位于所述通道栅晶体管区的部分基底上；且所述第二功函数层还位于所述通道栅晶体管区的栅介质层上；所述第三功函数层还位于所述通道栅晶体管区的第二功函数层上。可选的，所述下拉晶体管区包括第一下拉晶体管区以及第二下拉晶体管区，所述第一下拉晶体管区与所述上拉晶体管区相邻接；其中，所述第一下拉晶体管区具有第一下拉晶体管，所述第二下拉晶体管区具有第二下拉晶体管。可选的，所述基底包括衬底以及位于所述衬底上的分立的鳍部。可选的，所述上拉晶体管区具有一个鳍部；所述下拉晶体管区具有两个鳍部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的SRAM器件的制造方法的技术方案中，在上拉晶体管区以及下拉晶体管区的栅介质层上形成第一功函数层后，刻蚀去除所述下拉晶体管区的第一功函数层；接着在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第一功函数层与第二功函数层的材料均为P型功函数材料；接着刻蚀去除所述下拉晶体管区的第二功函数层；然后在上拉晶体管区的第二功函数层顶部上、上拉晶体管区的第一功函数层侧壁以及第二功函数层侧壁上、以及下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。本专利技术在满足上拉晶体管以及下拉晶体管的对阈值电压要求的同时，使得上拉晶体管区以及下拉晶体管区的功函数层结构简单，避免了上拉晶体管区与下拉晶体管区交界处的功函数层界面情况复杂，从而有效的所述交界处的功函数层之间的相互扩散问题，从而提高上拉晶体管与下拉晶体管之间的电学参数失配，改善形成的SRAM器件的电学性能。可选方案中，所述本文档来自技高网...

【技术保护点】
一种SRAM器件的制造方法，其特征在于，包括：提供基底，所述基底包括相邻接的上拉晶体管区以及下拉晶体管区；在所述上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在所述栅介质层上形成第一功函数层，所述第一功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第二功函数层；在所述上拉晶体管区的第二功函数层顶部上、上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上、以及所述下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。

【技术特征摘要】
1.一种SRAM器件的制造方法，其特征在于，包括：提供基底，所述基底包括相邻接的上拉晶体管区以及下拉晶体管区；在所述上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在所述栅介质层上形成第一功函数层，所述第一功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第二功函数层；在所述上拉晶体管区的第二功函数层顶部上、上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上、以及所述下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。2.如权利要求1所述的SRAM器件的制造方法，其特征在于，在刻蚀去除所述下拉晶体管区的第二功函数层后，剩余第一功函数层以及剩余第二功函数层在所述上拉晶体管区与下拉晶体管区相邻接处的侧壁齐平。3.如权利要求1所述的SRAM器件的制造方法，其特征在于，所述第一功函数层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；所述第二功函数层的材料为Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种；所述第三功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。4.如权利要求1所述的SRAM器件的制造方法，其特征在于，所述第一功函数层的厚度为10埃～30埃；所述第二功函数层的厚度为5埃～30埃；所述第三功函数层的厚度为20埃～70埃。5.如权利要求1所述的SRAM器件的制造方法，其特征在于，在形成所述栅介质层之后、形成所述第一功函数层之前，还包括：在所述栅介质层上形成保护层。6.如权利要求5所述的SRAM器件的制造方法，其特征在于，形成所述保护层的工艺步骤包括：在所述栅介质层上形成盖帽层；在所述盖帽层上形成刻蚀停止层，且所述刻蚀停止层的材料与所述第一功函数层的材料不同。7.如权利要求6所述的SRAM器件的制造方法，其特征在于，所述盖帽层的材料为TiN；所述刻蚀停止层的材料为TaN。8.如权利要求5所述的SRAM器件的制造方法，其特征在于，在形成所述第三功函数层的工艺步骤中，在所述下拉晶体管区的保护层上形成所述第三功函数层。9.如权利要求5所述的SRAM器件的制造方法，其特征在于，所述基底还包括通道栅晶体管区；在形成所述栅介质层以及保护层的工艺步骤中，还在所述通道栅晶体管区的部分基底上形成栅介质层以及位于栅介质层上的保护层；在形成所述第一功函数层的工艺步骤中，还在所述通道栅晶体管区上形成第一功函数层；在形成所述第二功函数层的工艺步骤中，还在所述通道栅晶体管区上形成所述第二功函数层；在形...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31