控制器以及包括控制器和非易失性存储器件的存储设备制造技术

一种存储设备包括：非易失性存储器件，被分组布置；以及控制器，分别通过通道与组连接。所述控制器被配置为产生针对所述非易失性存储器件中的非易失性存储器件的访问请求，并且基于所述访问请求，分别通过所述通道中的两个或更多个通道分别向所述组中的两个或更多个组发送访问请求。

【技术实现步骤摘要】
控制器以及包括控制器和非易失性存储器件的存储设备相关申请的交叉引用本申请要求2016年11月29日提交的韩国知识产权局的韩国专利申请No.10-2016-0160785的优先权，其全部内容通过引用并入本文。
根据示例实施例的装置涉及半导体设备，更具体地涉及控制器和包括控制器和非易失性存储器件的存储设备。
技术介绍
存储设备是指在主机设备(例如计算机，智能电话或智能平板)的控制下存储数据的设备。存储设备包括将数据存储在诸如硬盘驱动(HDD)的磁盘上的设备，或者将数据存储在半导体存储器(即非易失性存储器)上的设备，非易失性存储器例如是固态驱动(SSD)或存储卡。非易失性存储器包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器件、相变RAM(PRAM)、磁性RAM(MRAM)、阻性RAM(RRAM)、铁电RAM(FRAM)等。随着半导体制造技术的发展，与存储设备进行通信的主机设备(例如计算机，智能电话或智能平板)的操作速度得到提高。此外，存储设备和存储设备的主机设备的中使用的内容的大小不断增加。因此，持续地需要操作速度提高的存储设备。
技术实现思路
根据示例性实施例，一种存储设备包括：非易失性存储器件，被分组布置；以及控制器，分别通过通道与组连接。所述控制器被配置为产生针对所述非易失性存储器件中的非易失性存储器件的访问请求，并且基于所述访问请求分别通过所述通道中的两个或更多个通道分别向所述组中的两个或更多个组发送访问请求。根据示例性实施例，一种控制器包括：管理块，被配置为通过通道与外部非易失性存储器件进行通信；以及通道分割块，被配置为：接收对所述外部非易失性存储器件中的非易失性存储器件的访问请求，所述访问请求包括单位长度的物理地址；以及基于所接收的访问请求，分别向所述管理块中的两个或更多个管理块发送用于请求对小于所述单位长度的大小的数据进行通信的访问请求。根据示例性实施例，一种存储设备包括：非易失性存储器件，被分组布置；以及控制器，分别通过通道与组连接。所述控制器被配置为：形成包括所述通道中的第一通道和第二通道的超级通道；以及关联并同时访问第一通道的第一存储块和第二通道的第二存储块，所述第一存储块和所述第二存储块具有类似的操作特性。根据示例性实施例，一种控制器包括通道分割块，被配置为：接收包括单位长度的第一物理地址的第一访问命令，所述第一物理地址包括第一非易失性存储器件中的一个的第一存储块的第一块地址；以及将所接收到的第一访问命令分割为第二访问命令和第三访问命令，所述第二访问命令包括小于所述单元长度的分割长度的第二物理地址，所述第二物理地址包括所述第一块地址，所述第三访问命令包括分割长度的第三物理地址，所述第三物理地址包括第二非易失性存储器件中的一个的第二存储块的第二块地址。所述控制器还包括：第一管理块，被配置为通过第一通道向所述第一非易失性存储器件中的所述一个发送所述第二访问命令；以及第二管理块，被配置为通过与第一通道形成超级通道的第二通道向所述第二非易失性存储器件中的所述一个发送所述第三访问命令。附图说明图1是示出了根据示例性实施例的存储设备的框图。图2是示出了根据示例性实施例的存储设备或控制器的操作方法的流程图。图3是示出了根据示例性实施例的控制器的框图。图4是示出了根据示例实施例的映射数据的图。图5是示出了根据示例实施例的从第一物理地址产生第二物理地址的通道分割块的图。图6是示出了在图3的控制器中处理命令的图。图7是示出了根据示例实施例的属于超级通道中的不同通道并且以存储块为单位被关联的非易失性存储器件的图。图8是示出了根据示例实施例的属于相同超级通道中的不同通道并且被访问的非易失性存储器件的存储块的图。图9是示出了根据示例实施例的关联存储块的方法的流程图。图10是示出了根据示例实施例的替换关联的存储块中的一个的方法的流程图。图11是示出了根据示例实施例的被关联的存储块的图。图12是示出了根据示例性实施例的存储设备的框图。图13是示出了根据示例性实施例的存储设备或控制器的操作方法的流程图。图14是示出了根据示例性实施例的存储设备的框图。图15是示出了根据示例性实施例的非易失性存储器件的框图。图16是示出了根据示例实施例的存储块的图。具体实施方式图1是示出根据示例实施例的存储设备100的框图。参考图1，存储设备100包括多个非易失性存储器件NVM和控制器120。非易失性存储器件NVM可以具有相同或不同的类型。非易失性存储器件NVM可以形成多个组110_1至110_n。组110_1至110_n中的每一个可以包括一个或多个非易失性存储器件NVM。组110_1至110_n可以分别通过多个通道CH1至CHn与控制器120连接。控制器120可以分别通过通道CH1至CHn与非易失性存储器件NVM的组110_1至110_n连接。控制器120可以与外部主机设备进行通信。控制器120可以基于外部主机设备的请求或根据内部调度产生的请求来访问非易失性存储器件NVM。控制器可以120独立地控制通道CH1至CHn。例如，无论与第一通道CH1连接的第一组110_1的非易失性存储器件NVM是否正被访问，控制器120都可以访问与第二通道CH2连接的第二组110_2的非易失性存储器件NVM。控制器120可以交替地访问与一个通道连接的一个组的非易失性存储器件。例如，控制器120可以在完成对第一非易失性存储器件NVM(例如，图1的右侧的第一个非易失性存储器件)的访问之后开始访问第一通道CH1的第二非易失性存储器件NVM(例如，图1的右侧的第二非易失性存储器件)。在每个通道中，控制器120可以通过公共数据线和公共控制线与非易失性存储器件NVM连接。在每个通道中，控制器120可以通过单独的就绪/忙信号线和单独的芯片选择信号线与非易失性存储器件NVM连接。就绪/忙信号线中的每一个可以用于发送指示相应的非易失性存储器件NVM不能接收数据的忙状态的就绪/忙信号、或者其中相应的非易失性存储器件NVM能够接收数据或命令/地址的命令/地址或就绪状态。每一个芯片选择信号线可以用于发送用于选择相应组的非易失性存储器件NVM中的一个的芯片选择信号。控制器120包括直接存储器访问DMA、通道分割块123、元数据存储器127和缓冲存储器129。直接存储器访问DMA用于控制器120与非易失性存储器件NVM或外部主机设备交换数据。例如，控制器120可以在直接存储器访问DMA中编程(或设置)要传送数据的目标、要传送的数据的位置(例如，地址)和要传送的数据的大小的信息。直接存储器访问DMA可以基于编程或设置的信息，与非易失性存储器件NVM或外部主机设备进行通信。当直接存储器访问DMA执行通信时，控制器120可执行任何其他任务。如果通信完成，直接存储器访问DMA可以通过中断来通知控制器120通信完成。通道分割块123可以管理超级通道SCH。通道分割块123可以将两个或更多个通道设置(或分配或分组)到一个超级通道。通道分割块123可以将与单位长度的逻辑地址或单位长度的物理地址相对应的访问请求分割成与包含在超级通道SCH中的通道的数量相对应的第二访问请求。通道分离块123可以向超级通道SC本文档来自技高网...

【技术保护点】
一种存储设备，包括：非易失性存储器件，被分组布置；以及控制器，分别通过通道与所述组连接，并且被配置为：产生针对所述非易失性存储器件中的非易失性存储器件的访问请求；以及基于所述访问请求，分别通过所述通道中的两个或更多个通道，分别向所述组中的两个或更多个组发送访问请求。

【技术特征摘要】
2016.11.29 KR 10-2016-01607851.一种存储设备，包括：非易失性存储器件，被分组布置；以及控制器，分别通过通道与所述组连接，并且被配置为：产生针对所述非易失性存储器件中的非易失性存储器件的访问请求；以及基于所述访问请求，分别通过所述通道中的两个或更多个通道，分别向所述组中的两个或更多个组发送访问请求。2.根据权利要求1所述的存储设备，其中，所述控制器还被配置为基于存储在第一通道的第一非易失性存储器件的第一存储块中的关联信息，识别第二通道的第二非易失性存储器件的第二存储块，所述第二存储块与所述第一存储块相关联。3.根据权利要求2所述的存储设备，其中，所述访问请求包括所述第一存储块的第一块地址和页地址，以及所述控制器还被配置为：基于所述访问请求，通过第一通道向第一非易失性存储器件发送包括第一块地址和页地址的第一访问请求；以及基于所述访问请求，通过第二通道向第二非易失性存储器件发送包括所识别的第二存储块的第二块地址和页地址的第二访问请求。4.根据权利要求1所述的存储设备，其中，所述控制器还被配置为设置所述两个或更多个组中每一个的直接存储器访问DMA，使得对具有通过将所述访问请求的数据大小除以所述两个或更多个通道的数量而确定的大小的数据进行通信。5.根据权利要求1所述的存储设备，其中，所述访问请求分别在所述两个或更多个组中的两个或更多个非易失性存储器件中并行执行。6.根据权利要求1所述的存储设备，其中，所述控制器还被配置为以段为单位对通过所述两个或更多个通道通信的数据执行纠错编码和解码。7.根据权利要求1所述的存储设备，其中，所述控制器还被配置为将在主机设备中使用的单位长度的逻辑地址转换为在非易失性存储器件中使用的分割长度的物理地址，以及所述访问请求的数据大小是所述单位长度。8.根据权利要求1所述的存储设备，其中，所述两个或更多个通道被布置在超级通道中，以及所述控制器还被配置为：关联和访问所述通道中的至少一个与所述通道中的至少另一个；以及单独访问所述通道中的其余通道而不与所述通道中的另一通道相关联。9.根据权利要求1所述的存储设备，其中，基于不同的命令格式访问所述两个或更多个组。10.根据权利要求1所述的存储设备，其中，基于不同的纠错编码和解码方案访问所述两个或更多个组。11.根据权利要求1所述的存储设备，其中，连接到所述两个或更多个通道中的第一通道的第一非易失性存储器件具有第一类型，并且连接到两个或更多个通道中的第二通道的第二非易失性存储器...

【专利技术属性】
技术研发人员：禹成勋，黄淳石，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR